Icarus Verilog
 | |
| Utvecklare | Stephen Williams |
|---|---|
| Stabil frisättning | 11.0 / 12 oktober 2020
|
| Förvar | |
| Skrivet i | C++ |
| Operativ system | Linux , FreeBSD , OpenSolaris , AIX , Microsoft Windows och Mac OS X |
| Plattform | Cross-plattform |
| Tillgänglig i | engelsk |
| Typ | Verilog Simulator |
| Licens | GPL-2.0 eller senare |
| Hemsida | http://iverilog.icarus.com/ |
Icarus Verilog är en implementering av Verilog hårdvarubeskrivningsspråkkompilator som genererar nätlistor i önskat format ( EDIF ). Den stöder 1995, 2001 och 2005 versioner av standarden, delar av SystemVerilog och vissa tillägg.
Icarus Verilog är tillgängligt för Linux , FreeBSD , OpenSolaris , AIX , Microsoft Windows och Mac OS X. Utgiven under GNU General Public License , Icarus Verilog är fri programvara .
Från och med release 0.9 består Icarus av en Verilog-kompilator (inklusive en Verilog-förprocessor) med stöd för plug-in-backends och en virtuell maskin som simulerar designen. Release v10.0, förutom allmänna förbättringar och buggfixar, lade till preliminärt stöd för VHDL , men VHDL-stödet har övergetts från och med 2018.
Historia
Inte ens författaren minns riktigt när projektet startades, men CVS- poster går tillbaka till 1998. Det har funnits releaser 0.2 till och med nuvarande stabila release 10.0.
Icarus Verilog-utvecklingen görs till stor del av den enda vanliga författaren, Stephen Williams. Vissa icke-triviala portioner har bidragit som accepterade plåster.
Se även
externa länkar
- Icarus Verilog officiella webbplats
- GitHub-sida
- Icarus Verilog dokumentation wiki
- Icarus Verilog installationsprogram för Microsoft Windows
- Onlinegränssnitt till Icarus Verilog
- Öppen källkod i elektronisk designautomation
- Icarus Verilog: Verilog med öppen källkod mer än ett år senare
- EDA Playground - kör Icarus Verilog-simuleringar från webbläsaren
- Historiskt CSV-förråd
- VHDL-stöd övergavs