Virtex (FPGA)
Virtex är flaggskeppsfamiljen av FPGA -produkter utvecklade av Xilinx , en del av AMD . Andra aktuella produktlinjer inkluderar Kintex (mellanklass) och Artix (lågkostnad), var och en med konfigurationer och modeller optimerade för olika applikationer. Dessutom erbjuder Xilinx den spartanska lågkostnadsserien, som fortsätter att uppdateras och närmar sig produktion med samma underliggande arkitektur och processnod som de större enheterna i 7-serien.
Virtex FPGA är vanligtvis programmerade i hårdvarubeskrivningsspråk som VHDL eller Verilog , med hjälp av datorprogramvaran Xilinx ISE eller Vivado Design Suite .
Xilinx FPGA-produkter har erkänts av EE Times, EDN och andra för innovation och marknadspåverkan.
Arkitektur
Virtex-serien av FPGA:er är baserade på Configurable Logic Blocks (CLB), där varje CLB är ekvivalent med flera ASIC-grindar . Varje CLB är sammansatt av flera skivor , som skiljer sig i konstruktion mellan Virtex-familjer.
Virtex FPGA inkluderar ett I/O-block för att styra in-/utgångsstift på Virtex-chippet, som stöder en mängd olika signaleringsstandarder. Alla stift är förinställda på "ingångsläge" (hög impedans). I/O-stift är grupperade i I/O-banker, där varje bank kan stödja olika spänningar.
Förutom konfigurerbar FPGA-logik inkluderar Virtex FPGA hårdvara med fast funktion för multiplikatorer, minnen, mikroprocessorkärnor, FIFO- och ECC-logik, DSP-block, PCI Express-kontroller, Ethernet MAC-block och höghastighetsseriella transceivrar .
Vissa Virtex-familjemedlemmar (som Virtex-5QX) finns tillgängliga i strålningshärdade förpackningar, för applikationer i yttre rymden.
Familjer
Virtex-E
Virtex -E- familjen introducerades i september 1999 med en 180 nm processteknik. Virtex-E inkluderar en två miljoner system-gate-enhet och stöder dubbelt så mycket system-gate-densitet och har 50 procent högre I/O-prestanda än de ursprungliga Virtex FPGA:erna.
Virtex-II
Xilinx introducerade Virtex-II- familjen i januari 2001 med 150 nm processteknologi och Virtex-II Pro-familjen i mars 2002 med 90 nm processteknologi. Virtex-II och Virtex-II Pro-familjerna anses vara äldre enheter och rekommenderas inte för användning i nya konstruktioner, även om de fortfarande produceras av Xilinx för befintliga konstruktioner.
Virtex-4
Virtex -4- familjen anses vara äldre enheter och rekommenderas inte för användning i nya konstruktioner, även om de fortfarande produceras av Xilinx för befintliga konstruktioner.
Virtex-4-familjen introducerades i juni 2004 med 90 nm processteknik. Virtex-4 FPGA:er har använts för ALICE (A Large Ion Collider Experiment) vid CERN: s europeiska laboratorium på den fransk - schweiziska gränsen för att kartlägga och distrahera banorna för tusentals subatomära partiklar .
Virtex-5
Virtex -5- familjen introducerades i maj 2006 med 65 nm processteknik. Virtex-5 LX och LXT är avsedda för logikintensiva applikationer, och Virtex-5 SXT är avsedda för DSP-applikationer. Med Virtex-5 ändrade Xilinx logikstrukturen från LUT med fyra ingångar till LUT med sex ingångar. Med den ökande komplexiteten hos kombinationslogikfunktioner som krävs av SoC-designer, hade andelen kombinationsvägar som kräver flera LUT:er med fyra ingångar blivit en flaskhals för prestanda och routing. Den nya sex-ingångars LUT representerade en kompromiss mellan bättre hantering av allt mer komplexa kombinationsfunktioner, på bekostnad av en minskning av det absoluta antalet LUT per enhet. Virtex-5-serien är en 65 nm design tillverkad i 1,0 V, trippeloxidprocessteknik.
Virtex-6
Virtex -6- familjen introducerades i februari 2009 med en 40 nm processteknik för datorintensiva elektroniska system, och företaget hävdar att den förbrukar 15 procent mindre ström och har 15 procent förbättrad prestanda jämfört med konkurrerande 40 nm FPGA.
Virtex-7
Virtex -7- familjen introducerades i juni 2010 med en 28 nm-processteknik och rapporteras leverera en dubbel systemprestandaförbättring med 50 procent lägre effekt jämfört med föregående generations Virtex-6-enheter. Dessutom fördubblar Virtex-7 minnesbandbredden jämfört med föregående generations Virtex FPGA med 1866 Mbit/s minnesgränssnittsprestanda och över två miljoner logiska celler.
Virtex-7 (3D)
2011 började Xilinx skicka provkvantiteter av Virtex-7 2000T FPGA, som kombinerar fyra mindre FPGA:er i ett enda paket genom att placera dem på en speciell kiselkopplingsplatta (kallad en interposer) för att leverera 6,8 miljarder transistorer i ett enda stort chip. Interposern tillhandahåller 10 000 datavägar mellan de individuella FPGA:erna – ungefär 10 till 100 gånger fler än vad som vanligtvis är tillgängligt på ett kort – för att skapa en enda FPGA. 2012, med samma 3D-teknik, introducerade Xilinx initiala leveranser av deras Virtex-7 H580T FPGA, en heterogen enhet, så kallad eftersom den består av två FPGA-matriser och en 8-kanals 28Gbit/s transceiver-die i samma paket.
När Xilinx introducerade nya 3D FPGA:er med hög kapacitet, inklusive Virtex-7 2000T och Virtex-7 H580T-produkter, började dessa enheter överträffa kapaciteten hos Xilinx designprogramvara, vilket ledde till att företaget helt omformade sin verktygsuppsättning. Resultatet blev introduktionen av Vivado Design Suite , som minskar tiden som behövs för programmerbar logik och I/O-design, och påskyndar systemintegration och implementering jämfört med den tidigare mjukvaran.
Virtex UltraScale
Virtex UltraScale -familjen introducerades i maj 2014 med en 20 nm processteknik. UltraScale är en "3D FPGA" som innehåller upp till 4,4 miljoner logiska celler och använder upp till 45 % lägre effekt jämfört med tidigare generationer och upp till 50 % lägre stycklista.
Virtex UltraScale+
Virtex UltraScale+ -familjen introducerades i januari 2016 med en 16 nm processteknik.
SoC
.JPG)
Virtex-II Pro, Virtex-4, Virtex-5 och Virtex-6 FPGA-familjerna, som inkluderar upp till två inbäddade IBM PowerPC- kärnor, är inriktade på behoven hos system-on-chip- designers (SoC).
Se även
Alternativa FPGA-tillverkare
- Intel (tidigare Altera )
- Lattice Semiconductor