Sunny Cove (mikroarkitektur)
| Allmän information | |
|---|---|
| Lanserades | september 2019 |
| Designad av | Intel |
| Vanliga tillverkare | |
| Cache | |
| L1 cache |
80 KB per kärna:
|
| L2 cache | 512 KB per kärna |
| L3 cache | 2 MB per kärna |
| Arkitektur och klassificering | |
| Tekniknod | Intel 10 nm FinFET- process |
| Instruktionsuppsättning | x86 , x86-64 |
| Tillägg | |
| Produkter, modeller, varianter | |
| Produktkodnamn |
|
| Historia | |
| Företrädare | |
| Efterträdare |
|
Sunny Cove är ett kodnamn för en CPU -mikroarkitektur utvecklad av Intel , släpptes först i september 2019. Den efterträder Palm Cove -mikroarkitekturen och är tillverkad med hjälp av Intels 10 nm -processnod . Mikroarkitekturen är implementerad i tionde generationens Intel Core- processorer för mobila (kodnamnet Ice Lake ) och tredje generationens Xeon skalbara serverprocessorer (kodnamnet Ice Lake-SP ). 10:e generationens Intel Core mobila processorer släpptes i september 2019, medan Xeon-serverprocessorerna släpptes den 6 april 2021.
Det finns inga stationära produkter med Sunny Cove. Däremot används en variant som heter Cypress Cove för 11:e generationens Intel Core desktop-processorer (kodnamnet Rocket Lake ). Cypress Cove är en version av Sunny Cove-mikroarkitekturen som backporteras till Intels 14 nm- processnod .
Den direkta efterföljaren till Sunny Cove-mikroarkitekturen är Willow Cove -mikroarkitekturen, som driver den 11:e generationens Intel Core mobila processorer.
Funktioner
Sunny Cove designades av Intel Israels processordesignteam i Haifa, Israel .
Intel släppte detaljer om Ice Lake och dess mikroarkitektur, Sunny Cove, under Intel Architecture Day i december 2018, och angav att Sunny Cove-kärnorna skulle fokusera på enkeltrådsprestanda, nya instruktioner och skalbarhetsförbättringar. Intel uppgav att prestandaförbättringarna skulle uppnås genom att göra kärnan "djupare, bredare och smartare".
Sunny Cove har en 50 % ökning av storleken på L1-datacache, en större L2-cache beroende på produktstorlek, större μOP-cache och större TLB på andra nivån . Kärnan har också ökat i bredd, genom att öka exekveringsportarna från åtta till tio och genom att fördubbla L1-butikens bandbredd. Tilldelningsbredden har också ökat från fyra till fem. med 5 nivåer stöder ett linjärt adressutrymme på upp till 57 bitar och ett fysiskt adressutrymme på upp till 52 bitar, vilket ökar det virtuella minnesutrymmet till 128 petabyte, upp från 256 terabyte, och det adresserbara fysiska minnet till 4 petabyte, upp från 64 terabyte.
Förbättringar
- I genomsnitt 18 % ökning av IPC jämfört med 2015 Skylake som körs på samma frekvens och minneskonfiguration
- Öka L1-datacache: 48 kB (från 32 kB)
- L2-cache: 512 kB
- Större mikroinstruktionscache (2304 poster, upp från 1536)
- Större beställningsbuffert (352, upp från 224 poster)
- Dynamic Tuning 2.0 som gör att CPU:n kan stanna på turbofrekvenserna längre
- Hårdvaruacceleration för SHA-operationer ( Secure Hash Algorithms )
- Nya AVX-512 instruktionsundergrupper:
- Bredare avkodare (från skylakes 3 enkla + 1 komplexa 4-vägsavkodning till Sunny coves 4 enkla + 1 komplexa 5 breda avkodare)
- 1,6x större ROB (352, upp från 224 poster)
- Schemaläggare
- 1,65x större schemaläggare (160 poster, upp från 97 poster)
- Större leverans (10-vägs, upp från 8-vägs)
- 1,55x större heltalsregisterfil (280-poster, upp från 180)
- 1,33x större vektorregisterfil (224-poster, upp från 168)
- Distribuerade schemaläggningsköer (4 schemaläggningsköer, upp från 2)
- Schemaläggare
- Intel Deep Learning Boost , används för maskininlärning / artificiell intelligens inferensacceleration
Cypress Cove
 Cypress Cove dö från en i5-11400
| |
| Allmän information | |
|---|---|
| Lanserades | 30 mars 2021 |
| Designad av | Intel |
| Vanliga tillverkare | |
| Cache | |
| L1 cache |
80 KB per kärna:
|
| L2 cache | 512 KB per kärna |
| L3 cache | 2 MB per kärna |
| Arkitektur och klassificering | |
| Tekniknod | Intel 14 nm FinFET- process |
| Instruktionsuppsättning | x86 , x86-64 |
| Tillägg | |
| Produkter, modeller, varianter | |
| Produktkodnamn | |
| Historia | |
| Företrädare | Skylake |
| Efterträdare | Golden Cove |
Cypress Cove är en CPU-mikroarkitektur baserad på Sunny Cove-mikroarkitekturen designad för 10 nm, backported till 14 nm. Den efterträder Skylakes mikroarkitektur och är tillverkad med hjälp av Intels 14 nm processnod . Cypress Cove är identisk med Sunny Cove, bortsett från ett antal förbättringar och andra förändringar. Speciellt har L1-datacachens latens minskat från fem cykler som är på Sunny Cove till bara tre cykler på Cypress Cove. Intel hävdar en ökning med 19 % i IPC i Cypress Cove-baserade Rocket Lake-processorer jämfört med Comet Lake.
Cypress Cove är implementerad på 11:e generationens Intel Core-skrivbordsprocessorer (kodnamnet Rocket Lake ). Rocket Lake och dess underliggande mikroarkitektur beskrevs först i november 2020 och släpptes senare den 30 mars 2021.
SGX tas bort från Rocket Lake.
Produkter
Sunny Cove driver den 10:e generationen Intel Core mobila processorer (kodnamnet Ice Lake ) och den tredje generationen Xeon Scalable serverprocessorer (kodnamnet Ice Lake-SP ). Cypress Cove är implementerad på 11:e generationens Intel Core desktop-processorer (kodnamnet Rocket Lake ).