Lista över ARM-processorer

"ARM8" omdirigerar hit. För ARMv8-A-arkitekturen, se ARMv8-A . För ARMv8-R-arkitekturen, se ARMv8-R .

Detta är en lista över centrala bearbetningsenheter baserade på ARM -familjen av instruktionsuppsättningar designade av ARM Ltd. och tredje part, sorterade efter version av ARM-instruktionsuppsättningen, release och namn. 2005 gav ARM en sammanfattning av de många leverantörer som implementerar ARM-kärnor i sin design. Keil ger också en något nyare sammanfattning av leverantörer av ARM-baserade processorer. ARM tillhandahåller vidare ett diagram som visar en översikt över ARM-processorsortimentet med prestanda och funktionalitet kontra kapacitet för de nyare ARM-kärnfamiljerna.

Processorer

Designad av ARM

Produktfamilj ARM arkitektur Processor Funktion Cache (I/D), MMU Typiska MIPS @ MHz Referens
ARM1 ARMv1 ARM1 Första implementeringen Ingen
ARM2 ARMv2 ARM2 ARMv2 lade till MUL-instruktionen (multiplicera). Ingen
4 MIPS @ 8 MHz 0,33 DMIPS /MHz
ARMv2a ARM250 Integrerad MEMC (MMU), grafik och I/O-processor. ARMv2a lade till instruktionerna SWP och SWPB (swap). Inga, MEMC1a 7 MIPS @ 12 MHz
ARM3 ARMv2a ARM3 Första integrerade minnescache 4 KB förenat
12 MIPS @ 25 MHz 0,50 DMIPS/MHz
ARM6 ARMv3 ARM60
ARMv3 först med stöd för 32-bitars minnesadressutrymme (tidigare 26-bitars). ARMv3M lade först till långa multiplikationsinstruktioner (32x32=64). 		Ingen 10 MIPS @ 12 MHz
ARM600 Som ARM60, cache och coprocessorbuss (för FPA10 flyttalsenhet) 4 KB förenat 28 MIPS @ 33 MHz
ARM610 Som ARM60, cache, ingen samprocessorbuss 4 KB förenat
17 MIPS @ 20 MHz 0,65 DMIPS/MHz
ARM7 ARMv3 ARM700 8 KB förenat 40 MHz
ARM710 Som ARM700, ingen samprocessorbuss 8 KB förenat 40 MHz
ARM710a Som ARM710 8 KB förenat
40 MHz 0,68 DMIPS/MHz
ARM7T ARMv4T ARM7TDMI (-S) 3-stegs pipeline, Thumb, ARMv4 först att släppa äldre ARM 26-bitars adressering Ingen
15 MIPS @ 16,8 MHz 63 DMIPS @ 70 MHz
ARM710T Som ARM7TDMI, cache 8 KB unified, MMU 36 MIPS @ 40 MHz
ARM720T Som ARM7TDMI, cache 8 KB unified, MMU med FCSE (Fast Context Switch Extension) 60 MIPS @ 59,8 MHz
ARM740T Som ARM7TDMI, cache MPU
ARM7EJ ARMv5TEJ ARM7EJ-S 5-stegs pipeline, Thumb, Jazelle DBX, förbättrade DSP-instruktioner Ingen
ARM8 ARMv4 ARM810 5-stegs pipeline, statisk grenprediktion, dubbelbandbreddsminne 8 KB unified, MMU
84 MIPS @ 72 MHz 1,16 DMIPS/MHz
ARM9T ARMv4T ARM9TDMI 5-stegs pipeline, tumme Ingen
ARM920T Som ARM9TDMI, cache 16 KB / 16 KB, MMU med FCSE (Fast Context Switch Extension) 200 MIPS @ 180 MHz
ARM922T Som ARM9TDMI, cachar 8 KB / 8 KB, MMU
ARM940T Som ARM9TDMI, cachar 4 KB / 4 KB, MPU
ARM9E ARMv5TE ARM946E-S Tumme, förbättrade DSP-instruktioner, cachar Variabla, tätt kopplade minnen, MPU
ARM966E-S Tumme, förbättrade DSP-instruktioner Ingen cache, TCM
ARM968E-S Som ARM966E-S Ingen cache, TCM
ARMv5TEJ ARM926EJ-S Tummen, Jazelle DBX, förbättrade DSP-instruktioner Variabel, TCM, MMU 220 MIPS @ 200 MHz
ARMv5TE ARM996HS Klocklös processor, som ARM966E-S Inga cacher, TCM, MPU
ARM10E ARMv5TE ARM1020E 6-stegs pipeline, tumme, förbättrade DSP-instruktioner, (VFP) 32 KB / 32 KB, MMU
ARM1022E Som ARM1020E 16 KB / 16 KB, MMU
ARMv5TEJ ARM1026EJ-S Tummen, Jazelle DBX, förbättrade DSP-instruktioner, (VFP) Variabel, MMU eller MPU
ARM11 ARMv6 ARM1136J(F)-S 8-stegs pipeline, SIMD , Thumb, Jazelle DBX, (VFP), förbättrade DSP-instruktioner, ojusterad minnesåtkomst Variabel, MMU 740 @ 532–665 MHz (i.MX31 SoC), 400–528 MHz
ARMv6T2 ARM1156T2(F)-S 9-stegs pipeline, SIMD , Thumb-2, (VFP), utökade DSP-instruktioner Variabel, MPU
ARMv6Z ARM1176JZ(F)-S Som ARM1136EJ(F)-S Variabel, MMU + TrustZone 965 DMIPS @ 772 MHz, upp till 2 600 DMIPS med fyra processorer
ARMv6K ARM11MPCore Som ARM1136EJ(F)-S, 1–4 kärnor SMP Variabel, MMU
SecurCore ARMv6-M SC000 Som Cortex-M0 0,9 DMIPS/MHz
ARMv4T SC100 Som ARM7TDMI
ARMv7-M SC300 Som Cortex-M3 1,25 DMIPS/MHz
Cortex-M ARMv6-M Cortex-M0 Mikrokontrollerprofil, de flesta Thumb + några Thumb-2, hårdvarumultipliceringsinstruktion (valfritt liten), valfri systemtimer, valfritt bitbandsminne Valfri cache, ingen TCM, ingen MPU 0,84 DMIPS/MHz
Cortex-M0+ Mikrokontrollerprofil, de flesta Thumb + några Thumb-2, hårdvarumultipliceringsinstruktion (valfritt liten), valfri systemtimer, valfritt bitbandsminne Valfri cache, ingen TCM, valfri MPU med 8 regioner 0,93 DMIPS/MHz
Cortex-M1 Mikrokontrollerprofil, de flesta Thumb + några Thumb-2, hårdvarumultipliceringsinstruktion (valfritt liten), OS-alternativ lägger till SVC/banked stack-pekare, valfri systemtimer, inget bitbandsminne Valfri cache, 0–1024 KB I-TCM, 0–1024 KB D-TCM, ingen MPU 136 DMIPS @ 170 MHz, (0,8 DMIPS/MHz FPGA-beroende)
ARMv7-M Cortex-M3 Mikrokontrollerprofil, Thumb / Thumb-2, hårdvarumultiplicera och dividera instruktioner, valfritt bitbandsminne Valfri cache, ingen TCM, valfri MPU med 8 regioner 1,25 DMIPS/MHz
ARMv7E-M Cortex-M4 Mikrokontrollerprofil, Thumb / Thumb-2 / DSP / valfri VFPv4-SP enkelprecisions- FPU , hårdvarumultiplicera och dividera instruktioner, valfritt bitbandsminne Valfri cache, ingen TCM, valfri MPU med 8 regioner 1,25 DMIPS/MHz (1,27 w/FPU)
Cortex-M7 Mikrokontrollerprofil, Thumb / Thumb-2 / DSP / valfri VFPv5 enkel- och dubbelprecisions- FPU , instruktioner för att multiplicera och dividera hårdvara 0–64 KB I-cache, 0–64 KB D-cache, 0–16 MB I-TCM, 0–16 MB D-TCM (alla dessa med valfri ECC), valfri MPU med 8 eller 16 regioner 2,14 DMIPS/MHz
ARMv8-M baslinje Cortex-M23 Mikrokontrollerprofil, Thumb-1 (de flesta), Thumb-2 (vissa), Divide, TrustZone Valfri cache, ingen TCM, valfri MPU med 16 regioner 1,03 DMIPS/MHz
ARMv8-M huvudlinje Cortex-M33 Mikrokontrollerprofil, Thumb-1, Thumb-2, Saturated, DSP, Divide, FPU (SP), TrustZone, Co-processor Valfri cache, ingen TCM, valfri MPU med 16 regioner 1,50 DMIPS/MHz
Cortex-M35P Mikrokontrollerprofil, Thumb-1, Thumb-2, Saturated, DSP, Divide, FPU (SP), TrustZone, Co-processor Inbyggd cache (med alternativ 2–16 KB), I-cache, ingen TCM, valfri MPU med 16 regioner 1,50 DMIPS/MHz
ARMv8.1-M huvudlinje Cortex-M55 1,69 DMIPS/MHz
ARMv8.1-M huvudlinje Cortex-M85 3,13 DMIPS/MHz
Cortex-R ARMv7-R Cortex-R4 Realtidsprofil, Thumb / Thumb-2 / DSP / valfri VFPv3 FPU , hårdvarumultiplicerings- och valfria divisionsinstruktioner, valfri paritet och ECC för interna bussar / cache / TCM, 8-stegs pipeline dual-core running lockstep med fellogik 0–64 KB / 0–64 KB, 0–2 av 0–8 MB TCM, opt. MPU med 8/12 regioner 1,67 DMIPS/MHz
Cortex-R5 Realtidsprofil, Thumb / Thumb-2 / DSP / valfri VFPv3 FPU och precision, hårdvarumultiplicerings- och valfria divideringsinstruktioner, valfri paritet och ECC för interna bussar / cache / TCM, 8-stegs pipeline dubbelkärnig löpande låssteg med fellogik / valfritt som 2 oberoende kärnor, perifer port med låg latens (LLPP), acceleratorkoherensport (ACP) 0–64 KB / 0–64 KB, 0–2 av 0–8 MB TCM, opt. MPU med 12/16 regioner 1,67 DMIPS/MHz
Cortex-R7 Realtidsprofil, Thumb / Thumb-2 / DSP / valfri VFPv3 FPU och precision, hårdvarumultiplicerings- och valfria divideringsinstruktioner, valfri paritet och ECC för interna bussar / cache / TCM, 11-stegs pipeline dubbelkärnig löpande låssteg med fellogik / ur funktion / byta namn på dynamiskt register / valfritt som 2 oberoende kärnor, perifer port med låg latens (LLPP), ACP 0–64 KB / 0–64 KB, ? på 0–128 KB TCM, opt. MPU med 16 regioner 2,50 DMIPS/MHz
Cortex-R8 TBD 0–64 KB / 0–64 KB L1, 0–1 / 0–1 MB TCM, opt MPU med 24 regioner 2,50 DMIPS/MHz
ARMv8-R Cortex-R52 TBD 0–32 KB / 0–32 KB L1, 0–1 / 0–1 MB TCM, opt MPU med 24+24 regioner 2,16 DMIPS/MHz
Cortex-R82 TBD 16–128 KB /16–64 KB L1, 64–1 MB L2, 0,16–1 / 0,16–1 MB TCM,

opt MPU med 32+32 regioner

 3,41 DMIPS/MHz

Cortex-A (32-bitars) 		ARMv7-A Cortex-A5 Applikationsprofil, ARM / Thumb / Thumb-2 / DSP / SIMD / Valfri VFPv4-D16 FPU / Valfri NEON / Jazelle RCT och DBX, 1–4 kärnor / valfri MPCore, snoop-kontrollenhet (SCU), generisk avbrottskontroller (GIC) , accelerator coherence port (ACP) 4−64 KB / 4−64 KB L1, MMU + TrustZone 1,57 DMIPS/MHz per kärna
Cortex-A7 Applikationsprofil, ARM / Thumb / Thumb-2 / DSP / VFPv4 FPU / NEON / Jazelle RCT och DBX / Hårdvaruvirtualisering, exekvering i ordning, superskalär , 1–4 SMP-kärnor, MPCore, Large Physical Address Extensions (LPAE) , snoop kontrollenhet (SCU), generisk avbrottskontroller (GIC), arkitektur och funktionsuppsättning är identiska med A15, 8–10 stegs pipeline, lågeffektdesign 8−64 KB / 8−64 KB L1, 0–1 MB L2, MMU + TrustZone 1,9 DMIPS/MHz per kärna
Cortex-A8 Applikationsprofil, ARM / Thumb / Thumb-2 / VFPv3 FPU / NEON / Jazelle RCT och DAC, 13-stegs superskalär pipeline 16–32 KB / 16–32 KB L1, 0–1 MB L2 opt. ECC, MMU + TrustZone Upp till 2000 (2,0 DMIPS/MHz i hastighet från 600 MHz till mer än 1 GHz )
Cortex-A9 Applikationsprofil, ARM / Thumb / Thumb-2 / DSP / Valfri VFPv3 FPU / Valfri NEON / Jazelle RCT och DBX, superskalär för spekulativa problem , 1–4 SMP-kärnor, MPCore, snoop-kontrollenhet (SCU), generisk interrupt controller (GIC), accelerator coherence port (ACP) 16–64 KB / 16–64 KB L1, 0–8 MB L2 opt. paritet, MMU + TrustZone 2,5 DMIPS/MHz per kärna, 10 000 DMIPS @ 2 GHz på prestandaoptimerad TSMC 40G (dual-core)
Cortex-A12 Applikationsprofil, ARM / Thumb-2 / DSP / VFPv4 FPU / NEON / Hårdvaruvirtualisering, superskalär spekulativt problem ur funktion , 1–4 SMP-kärnor, Large Physical Address Extensions (LPAE), snoop-kontrollenhet (SCU), generisk interrupt controller (GIC), accelerator coherence port (ACP) 32–64 KB 3,0 DMIPS/MHz per kärna
Cortex-A15 Applikationsprofil, ARM / Thumb / Thumb-2 / DSP / VFPv4 FPU / NEON / heltalsdelning / fused MAC / Jazelle RCT / hårdvaruvirtualisering, superskalär spekulativt problem, 1–4 SMP- kärnor , MPCore , Large Physical Address Extensions (LPAE), snoop control unit (SCU), generisk avbrottskontroller (GIC), ACP, 15-24 steg pipeline 32 KB med paritet / 32 KB med ECC L1, 0–4 MB L2, L2 har ECC, MMU + TrustZone Minst 3,5 DMIPS/MHz per kärna (upp till 4,01 DMIPS/MHz beroende på implementering)
Cortex-A17 Applikationsprofil, ARM / Thumb / Thumb-2 / DSP / VFPv4 FPU / NEON / heltalsdelning / fused MAC / Jazelle RCT / hårdvaruvirtualisering, superskalär spekulativt problem, 1–4 SMP- kärnor , MPCore , Large Physical Address Extensions (LPAE), snoop control unit (SCU), generisk avbrottskontroller (GIC), ACP 32 KB L1, 256 KB–8 MB L2 med ECC som tillval 2,8 DMIPS/MHz
ARMv8-A Cortex-A32 Applikationsprofil, AArch32, 1–4 SMP-kärnor, TrustZone, NEON advanced SIMD, VFPv4, hårdvaruvirtualisering, dubbelt problem, pipeline i ordning 8–64 KB med valfri paritet / 8–64 KB med valfri ECC L1 per kärna, 128 KB–1 MB L2 med valfri delad ECC

Cortex-A (64-bitars) 		ARMv8-A Cortex-A34 Applikationsprofil, AArch64, 1–4 SMP-kärnor, TrustZone, NEON advanced SIMD, VFPv4, hårdvaruvirtualisering, 2-breddsavkodning, pipeline i ordning 8–64 KB med paritet / 8–64 KB med ECC L1 per kärna, 128 KB–1 MB L2 delad, 40-bitars fysiska adresser
Cortex-A35 Applikationsprofil, AArch32 och AArch64, 1–4 SMP-kärnor, TrustZone, NEON advanced SIMD, VFPv4, hårdvaruvirtualisering, 2-breddsavkodning, pipeline i ordning 8–64 KB med paritet / 8–64 KB med ECC L1 per kärna, 128 KB–1 MB L2 delad, 40-bitars fysiska adresser 1,78 DMIPS/MHz
Cortex-A53 Applikationsprofil, AArch32 och AArch64, 1–4 SMP-kärnor, TrustZone, NEON advanced SIMD, VFPv4, hårdvaruvirtualisering, 2-breddsavkodning, pipeline i ordning 8–64 KB med paritet / 8–64 KB med ECC L1 per kärna, 128 KB–2 MB L2 delad, 40-bitars fysiska adresser 2,3 DMIPS/MHz
Cortex-A57 Applikationsprofil, AArch32 och AArch64, 1–4 SMP-kärnor, TrustZone, NEON advanced SIMD, VFPv4, hårdvaruvirtualisering, 3-bredds avkodning superskalär, djupt ur funktion pipeline 48 KB med DED-paritet / 32 KB med ECC L1 per kärna; 512 KB–2 MB L2 delad med ECC; 44-bitars fysiska adresser 4,1–4,8 DMIPS/MHz
Cortex-A72 Applikationsprofil, AArch32 och AArch64, 1–4 SMP-kärnor, TrustZone, NEON advanced SIMD, VFPv4, hårdvaruvirtualisering, 3-bredds superskalär, djupt ur funktion pipeline 48 KB med DED-paritet / 32 KB med ECC L1 per kärna; 512 KB–2 MB L2 delad med ECC; 44-bitars fysiska adresser 6,3-7,3 DMIPS/MHz
Cortex-A73 Applikationsprofil, AArch32 och AArch64, 1–4 SMP-kärnor, TrustZone, NEON advanced SIMD, VFPv4, hårdvaruvirtualisering, 2-bredds superskalär, djupt ur funktion pipeline 64 KB / 32−64 KB L1 per kärna, 256 KB–8 MB L2 delad med valfri ECC, 44-bitars fysiska adresser 7,4-8,5 DMIPS/MHz
ARMv8.2-A Cortex-A55 Applikationsprofil, AArch32 och AArch64, 1–8 SMP-kärnor, TrustZone, NEON advanced SIMD, VFPv4, hårdvaruvirtualisering, 2-breddsavkodning, pipeline i ordning 16−64 KB / 16−64 KB L1, 256 KB L2 per kärna, 4 MB L3 delad 3 DMIPS/MHz
Cortex-A65 Applikationsprofil, AArch64, 1–8 SMP-kärnor, TrustZone, NEON advanced SIMD, VFPv4, hårdvaruvirtualisering, 2-wide decode superscalar, 3-breddsproblem, out-of-order pipeline, SMT
Cortex-A65AE Som ARM Cortex-A65, lägger du till ett låssteg med dubbla kärnor för säkerhetsapplikationer 64 / 64 KB L1, 256 KB L2 per kärna, 4 MB L3 delad
Cortex-A75 Applikationsprofil, AArch32 och AArch64, 1–8 SMP-kärnor, TrustZone, NEON advanced SIMD, VFPv4, hårdvaruvirtualisering, 3-bredds avkodning superskalär, djupt ur funktion pipeline 64 / 64 KB L1, 512 KB L2 per kärna, 4 MB L3 delad 8,2-9,5 DMIPS/MHz
Cortex-A76 Applikationsprofil, AArch32 (icke-privilegierad nivå eller endast EL0) och AArch64, 1–4 SMP-kärnor, TrustZone, NEON advanced SIMD, VFPv4, hårdvaruvirtualisering, 4-bredds avkodning superskalär, 8-vägsproblem, 13-stegs pipeline, djupt ute -beställningspipeline 64 / 64 KB L1, 256–512 KB L2 per kärna, 512 KB–4 MB L3 delad 10,7-12,4 DMIPS/MHz
Cortex-A76AE Som ARM Cortex-A76, lägger du till ett låssteg med dubbla kärnor för säkerhetsapplikationer
Cortex-A77 Applikationsprofil, AArch32 (icke-privilegierad nivå eller endast EL0) och AArch64, 1–4 SMP-kärnor, TrustZone, NEON advanced SIMD, VFPv4, hårdvaruvirtualisering, 4-bredds avkodning superskalär, 6-bredds instruktionshämtning, 12-vägsproblem, 13-stegs pipeline, djupt ur funktion 1,5K L0 MOPs cache, 64/64 KB L1, 256−512 KB L2 per kärna, 512 KB–4 MB L3 delad 13-16 DMIPS/MHz
Cortex-A78
Cortex-A78AE Som ARM Cortex-A78, lägger du till ett låssteg med dubbla kärnor för säkerhetsapplikationer
Cortex-A78C
ARMv9-A Cortex-A510
Cortex-A710
Cortex-A715
Cortex-X ARMv8.2-A Cortex-X1 Prestandajusterad variant av Cortex-A78
ARMv9-A Cortex-X2
Cortex-X3
Neoverse ARMv8.2-A Neoverse N1 Applikationsprofil, AArch32 (icke-privilegierad nivå eller endast EL0) och AArch64, 1–4 SMP-kärnor, TrustZone, NEON advanced SIMD, VFPv4, hårdvaruvirtualisering, 4-bredds avkodning superskalär, 8-vägs sändning/problem, 13-stegs pipeline, djupt ur funktion pipeline 64 / 64 KB L1, 512−1024 KB L2 per kärna, 2−128 MB L3 delad, 128 MB systemnivåcache
Neoverse E1 Applikationsprofil, AArch64, 1–8 SMP-kärnor, TrustZone, NEON advanced SIMD, VFPv4, hårdvaruvirtualisering, 2-wide decode superscalar, 3-breddsproblem, 10-stegs pipeline, out-of-order pipeline, SMT 32−64 KB / 32−64 KB L1, 256 KB L2 per kärna, 4 MB L3 delad
ARMv8.4-A Neoverse V1
ARMv9-A Neoverse N2
ARM familj ARM arkitektur ARM kärna Funktion Cache (I/D), MMU Typiska MIPS @ MHz Referens

Designad av tredje part

Dessa kärnor implementerar ARM-instruktionsuppsättningen och utvecklades oberoende av företag med en arkitektlicens från ARM.

Produktfamilj ARM arkitektur Processor Funktion Cache (I/D), MMU Typiska MIPS @ MHz

StrongARM ( Digital ) 		ARMv4 SA-110 5-stegs pipeline 16 KB / 16 KB, MMU
100–233 MHz 1,0 DMIPS/MHz
SA-1100 derivat av SA-110 16 KB / 8 KB, MMU

Faraday ( Faraday Technology ) 		ARMv4 FA510 6-stegs pipeline Upp till 32 KB / 32 KB cache, MPU
1,26 DMIPS/MHz 100–200 MHz
FA526 Upp till 32 KB / 32 KB cache, MMU
1,26 MIPS/MHz 166–300 MHz
FA626 8-stegs pipeline 32 KB / 32 KB cache, MMU
1,35 DMIPS/MHz 500 MHz
ARMv5TE FA606TE 5-stegs pipeline Ingen cache, ingen MMU
1,22 DMIPS/MHz 200 MHz
FA626TE 8-stegs pipeline 32 KB / 32 KB cache, MMU
1,43 MIPS/MHz 800 MHz
FMP626TE 8-stegs pipeline, SMP
1,43 MIPS/MHz 500 MHz
FA726TE 13-stegs pipeline, dubbelutgåva
2,4 DMIPS/MHz 1000 MHz

XScale ( Intel / Marvell ) 		ARMv5TE XScale 7-stegs pipeline, tumme, förbättrade DSP-instruktioner 32 KB / 32 KB, MMU 133–400 MHz
Bulverde Trådlös MMX , trådlös SpeedStep tillagd 32 KB / 32 KB, MMU 312–624 MHz
Monahans Trådlös MMX2 tillagd 32 KB / 32 KB L1, valfri L2-cache upp till 512 KB, MMU Upp till 1,25 GHz

Sheeva (Marvell) 		ARMv5 Feroceon 5–8 stegs pipeline, enutgåva 16 KB / 16 KB, MMU 600–2000 MHz
Jolteon 5–8 stegs pipeline, dubbelutgåva 32 KB / 32 KB, MMU
PJ1 (Mohawk) 5–8 stegs pipeline, enutgåva, trådlös MMX2 32 KB / 32 KB, MMU
1,46 DMIPS/MHz 1,06 GHz
ARMv6 / ARMv7-A PJ4 6–9 stegs pipeline, dual-issue, Wireless MMX2, SMP 32 KB / 32 KB, MMU
2,41 DMIPS/MHz 1,6 GHz

Snapdragon ( Qualcomm ) 		ARMv7-A Skorpion 1 eller 2 kärnor. ARM / Thumb / Thumb-2 / DSP / SIMD / VFPv3 FPU / NEON (128-bitars bred) 256 KB L2 per kärna 2,1 DMIPS/MHz per kärna
Krait 1, 2 eller 4 kärnor. ARM / Thumb / Thumb-2 / DSP / SIMD / VFPv4 FPU / NEON (128-bitars bred) 4 KB / 4 KB L0, 16 KB / 16 KB L1, 512 KB L2 per kärna 3,3 DMIPS/MHz per kärna
ARMv8-A Kryo 4 kärnor. ? Upp till 2,2 GHz

(6,3 DMIPS/MHz)

Axe ( äpple ) 		ARMv7-A Snabb 2 kärnor. ARM / Thumb / Thumb-2 / DSP / SIMD / VFPv4 FPU / NEON L1: 32 KB / 32 KB, L2: 1 MB delat 3,5 DMIPS/MHz per kärna
ARMv8-A Cyklon 2 kärnor. ARM / Thumb / Thumb-2 / DSP / SIMD / VFPv4 FPU / NEON / TrustZone / AArch64 . Utan ordning, superskalär.
L1: 64 KB / 64 KB, L2: 1 MB delad SLC: 4 MB 		1,3 eller 1,4 GHz
ARMv8-A Tyfon 2 eller 3 kärnor. ARM / Thumb / Thumb-2 / DSP / SIMD / VFPv4 FPU / NEON / TrustZone / AArch64
L1: 64 KB / 64 KB, L2: 1 MB eller 2 MB delad SLC: 4 MB 		1,4 eller 1,5 GHz
ARMv8-A Fixare 2 kärnor. ARM / Thumb / Thumb-2 / DSP / SIMD / VFPv4 FPU / NEON / TrustZone / AArch64
L1: 64 KB / 64 KB, L2: 2 MB delad SLC: 4 MB eller 0 MB 		1,85 eller 2,26 GHz
ARMv8-A Hurricane och Zephyr
Orkan: 2 eller 3 kärnor. AArch64, ur funktion, superskalär, 6-avkodning, 6-utgåva, 9-wide Zephyr: 2 eller 3 kärnor. AArch64, ur funktion, superskalär.

L1: 64 KB / 64 KB, L2: 3 MB eller 8 MB delat L1: 32 KB / 32 KB. L2: ingen SLC: 4 MB eller 0 MB
2,34 eller 2,38 GHz 1,05 GHz
ARMv8.2-A Monsun och Mistral
Monsun: 2 kärnor. AArch64, ur funktion, superskalär, 7-avkodning, ?-utgåva, 11 breda Mistral: 4 kärnor. AArch64, ur funktion, superskalär. Baserat på Swift.

L1I: 128 KB, L1D: 64 KB, L2: 8 MB delad L1: 32 KB / 32 KB, L2: 1 MB delad SLC: 4 MB
2,39 GHz 1,70 GHz
ARMv8.3-A Vortex och Tempest
Vortex: 2 eller 4 kärnor. AArch64, ur funktion, superskalär, 7-avkodning, ?-utgåva, 11-wide Tempest: 4 kärnor. AArch64, ur funktion, superskalär, 3-avkodning. Baserat på Swift.

L1: 128 KB / 128 KB, L2: 8 MB delad L1: 32 KB / 32 KB, L2: 2 MB delad SLC: 8 MB
2,49 GHz 1,59 GHz
ARMv8.4-A Blixt och åska
Blixt: 2 kärnor. AArch64, ur funktion, superskalär, 7-avkodning, ?-utgåva, 11-wide Thunder: 4 kärnor. AArch64, ur funktion, superskalär.

L1: 128 KB / 128 KB, L2: 8 MB delad L1: 32 KB / 48 KB, L2: 4 MB delad SLC: 16 MB
2,66 GHz 1,73 GHz
ARMv8.5-A Eldstorm och isstorm
Firestorm: 2 kärnor. AArch64, ur funktion, superskalär, 8-avkodning, ?-utgåva, 14-wide Icestorm: 4 kärnor. AArch64, ur funktion, superskalär, 4-avkodning, ?-utgåva, 7-wide.

L1: 192 KB / 128 KB, L2: 8 MB delad L1: 128 KB / 64 KB, L2: 4 MB delad SLC: 16 MB
3,0 GHz 1,82 GHz
ARMv8.5-A Avalanche och Blizzard
Lavin: 2 kärnor. AArch64, ur funktion, superskalär, 8-avkodning, ?-utgåva, 14-wide Blizzard: 4 kärnor. AArch64, ur funktion, superskalär, 4-avkodning, ?-utgåva, 8-wide.

L1: 192 KB / 128 KB, L2: 12 MB delad L1: 128 KB / 64 KB, L2: 4 MB delad SLC: 32 MB
2,93 eller 3,23 GHz 2,02 GHz
ARMv8.5-A Everest och Sawtooth
Everest: 2 kärnor. AArch64, ur funktion, superskalär, 8-avkodning, ?-utgåva, 14 bred sågtand: 4 kärnor. AArch64, ur funktion, superskalär, 4-avkodning, ?-utgåva, 8-wide.

L1: 192 KB / 128 KB, L2: 16 MB delad L1: 128 KB / 64 KB, L2: 4 MB delad SLC: 24 MB
3,46 GHz 2,02 GHz

Mx ( Apple ) 		ARMv8.5-A Eldstorm och isstorm
Firestorm: 4, 6, 8 eller 16 kärnor. AArch64, ur funktion, superskalär, 8-avkodning, ?-utgåva, 14-wide Icestorm: 2 eller 4 kärnor. AArch64, ur funktion, superskalär, 4-avkodning, ?-utgåva, 7-wide.

L1: 192 KB / 128 KB, L2: 12, 24 eller 48 MB delat L1: 128 KB / 64 KB, L2: 4 eller 8 MB delad SLC: 8, 24, 48 eller 96 MB
3,2-3,23 GHz 2,06 GHz
ARMv8.5-A Avalanche och Blizzard
Avalanche: 4, 6 eller 8 kärnor. AArch64, ur funktion, superskalär, 8-avkodning, ?-utgåva, 14-wide Blizzard: 4 kärnor. AArch64, ur funktion, superskalär, 4-avkodning, ?-utgåva, 8-wide.

L1: 192 KB / 128 KB, L2: 16 eller 32 MB delad L1: 128 KB / 64 KB, L2: 4 MB delad SLC: 8, 24 eller 48 MB
3,49 GHz 2,42 GHz

X-Gene ( Applied Micro ) 		ARMv8-A X-Gene 64-bitars, quad-problem, SMP, 64 kärnor Cache, MMU, virtualisering 3 GHz (4,2 DMIPS/MHz per kärna)

Denver ( Nvidia ) 		ARMv8-A Denver
2 kärnor. AArch64 , 7-wide superscalar , i ordning, dynamisk kodoptimering, 128 MB optimeringscache, Denver1: 28 nm, Denver2:16 nm 		128 KB I-cache / 64 KB D-cache Upp till 2,5 GHz

Carmel ( Nvidia ) 		ARMv8.2-A Carmel
2 kärnor. AArch64 , 10-vid superskalär , dynamisk kodoptimering i ordning, ? MB optimeringscache, funktionell säkerhet, dubbel exekvering, paritet & ECC 		? KB I-cache / ? KB D-cache Upp till ? GHz

ThunderX ( Cavium ) 		ARMv8-A ThunderX 64-bitars, med två modeller med 8–16 eller 24–48 kärnor (×2 med två chips) ? Upp till 2,2 GHz

K12 ( AMD ) 		ARMv8-A K12 ? ? ?

Exynos ( Samsung ) 		ARMv8-A M1 ("Mongos") 4 kärnor. AArch64, 4-wide, quad-issue, superscalar, out-of-order 64 KB I-cache / 32 KB D-cache, L2: 16-vägs delad 2 MB 5,1 DMIPS/MHz

(2,6 GHz)
ARMv8-A M2 ("Mongos") 4 kärnor. AArch64, 4-wide, quad-issue, superscalar, out-of-order 64 KB I-cache / 32 KB D-cache, L2: 16-vägs delad 2 MB 2,3 GHz
ARMv8-A M3 ("Meerkat") 4 kärnor, AArch64, 6-avkodning, 6-utgåva, 6-wide. superskalär, ur funktion 64 KB I-cache / 64 KB D-cache, L2: 8-vägs privat 512 KB, L3: 16-vägs delad 4 MB 2,7 GHz
ARMv8.2-A M4 ("Gepard") 2 kärnor, AArch64, 6-avkodning, 6-utgåva, 6-wide. superskalär, ur funktion 64 KB I-cache / 64 KB D-cache, L2: 8-vägs privat 1 MB, L3: 16-vägs delad 3 MB 2,73 GHz
ARMv8.2-A M5 ("Lion") 2 kärnor, AArch64, 6-avkodning, 6-utgåva, 6-wide. superskalär, ur funktion 64 KB I-cache / 64 KB D-cache, L2: 8-vägs delad 2 MB, L3: 12-vägs delad 3 MB 2,73 GHz

Tidslinje

Följande tabell listar varje kärna efter det år den tillkännagavs.

År Klassiska kärnor Cortex kärnor Neoverse kärnor
ARM1-6 ARM7 ARM8 ARM9 ARM10 ARM11 Mikrokontroller Realtid
Applikation (32-bitars)
Applikation (64-bitars)
Applikation (64-bitars)
1985 ARM1
1986 ARM2
1989 ARM3
1992 ARM250
1993
ARM60 ARM610 		ARM700
1994

ARM710 ARM7DI ARM7TDMI
1995 ARM710a
1996 ARM810
1997

ARM710T ARM720T ARM740T
1998
ARM9TDMI ARM940T
1999
ARM9E-S ARM966E-S
2000

ARM920T ARM922T ARM946E-S 		ARM1020T
2001
ARM7TDMI-S ARM7EJ-S
ARM9EJ-S ARM926EJ-S
ARM1020E ARM1022E
2002 ARM1026EJ-S ARM1136J(F)-S
2003 ARM968E-S
ARM1156T2(F)-S ARM1176JZ(F)-S
2004 Cortex-M3
2005 ARM11MPCore Cortex-A8
2006 ARM996HS
2007 Cortex-M1 Cortex-A9
2008
2009 Cortex-M0 Cortex-A5
2010 Cortex-M4(F) Cortex-A15
2011

Cortex-R4 Cortex-R5 Cortex-R7 		Cortex-A7
2012 Cortex-M0+
Cortex-A53 Cortex-A57
2013 Cortex-A12
2014 Cortex-M7(F) Cortex-A17
2015
Cortex-A35 Cortex-A72
2016
Cortex-M23 Cortex-M33(F)
Cortex-R8 Cortex-R52 		Cortex-A32 Cortex-A73
2017
Cortex-A55 Cortex-A75
2018 Cortex-M35P(F)

Cortex-A65AE Cortex-A76 Cortex-A76AE
2019 Cortex-A77
Neoverse E1 Neoverse N1
2020 Cortex-M55(F) Cortex-R82
Cortex-A78 Cortex-X1 		Neoverse V1
2021

Cortex-A510 Cortex-A710 Cortex-X2 		Neoverse N2
2022 Cortex-M85(F)
Cortex-A715 Cortex-X3

Se även

Vidare läsning

Se även: Lista över böcker om ARM Cortex-M
Hämtad från " https://en.wikipedia.org/w/index.php?title=List_of_ARM_processors&oldid=1134823806 "