ARM Cortex-A77
Allmän information | |
---|---|
Lanserades | 2019 |
Designad av | ARM Holdings |
Max. CPU klockfrekvens | till 3,35 GHz i telefoner och 3,3 GHz i surfplattor/bärbara datorer |
Cache | |
L1 cache | 128 KiB (64 KiB I-cache med paritet, 64 KiB D-cache) per kärna |
L2 cache | 256–512 KiB |
L3 cache | 1–4 MiB |
Arkitektur och klassificering | |
Arkitektur | ARMv8-A |
Mikroarkitektur | ARM Cortex-A77 |
Instruktionsuppsättning | ARMv8-A |
Tillägg | |
Fysiska specifikationer | |
Kärnor |
|
Produkter, modeller, varianter | |
Produktkodnamn |
|
Historia | |
Företrädare | ARM Cortex-A76 |
Efterträdare | ARM Cortex-A78 , ARM Cortex-X1 |
ARM Cortex-A77 är en central bearbetningsenhet som implementerar ARMv8.2-A 64-bitars instruktionsuppsättning designad av ARM Holdings designcenter i Austin . ARM tillkännagav en ökning med 23 % och 35 % i heltals- respektive flyttalsprestanda. Minnesbandbredden ökade med 15 % jämfört med A76.
Design
Cortex-A77 fungerar som efterföljaren till Cortex-A76 . Cortex-A77 är en 4-wide avkodning ur funktion superskalär design med en ny 1,5K makro-OP (MOPs) cache. Den kan hämta 4 instruktioner och 6 moppar per cykel. Och byt namn på och skicka 6 moppar och 13 µops per cykel. Fönsterstorleken som inte är i drift har utökats till 160 poster. Backend är 12 exekveringsportar med en ökning på 50 % jämfört med Cortex-A76. Den har ett pipelinedjup på 13 steg och exekveringslatenserna på 10 steg.
Det finns sex pipelines i heltalsklustret – en ökning med ytterligare två heltalspipelines från Cortex-A76. En av förändringarna från Cortex-A76 är sammanslagningen av emissionsköerna. Tidigare hade varje pipeline sin egen problemkö. På Cortex-A77 finns det nu en enda enhetlig problemkö som förbättrar effektiviteten. Cortex-A77 lade till en ny fjärde generell matematisk ALU med en typisk 1-cykel enkla matematiska operationer och några 2-cykel mer komplexa operationer. Totalt finns det tre enkla ALU:er som utför aritmetiska och logiska databearbetningsoperationer och en fjärde port som har stöd för komplex aritmetik (t.ex. MAC, DIV). Cortex-A77 lade också till en andra ALU för gren, vilket fördubblade genomströmningen för grenar.
Det finns två ASIMD/FP-exekveringspipelines. Detta är oförändrat från Cortex-A76. Det som förändrades är problemköerna. Precis som med heltalsklustret har ASIMD-klustret nu en enhetlig problemkö för båda pipelines, vilket förbättrar effektiviteten. Precis som med Cortex-A76 är ASIMD på Cortex-A77 båda 128-bitars breda som kan utföra 2 dubbelprecisionsoperationer, 4 enkelprecisionsoperationer, 8 halvprecisionsoperationer eller 16 8-bitars heltalsoperationer. Dessa pipelines kan också utföra de kryptografiska instruktionerna om tillägget stöds (erbjuds inte som standard och kräver en extra licens från Arm). Cortex-A77 lade till en andra AES-enhet för att förbättra genomströmningen av kryptografioperationer.
Större ROB, upp till 160-poster, upp från 128, Lägg till ny L0 MOP-cache , kan upp till 1536-poster.
Kärnan stöder oprivilegierade 32-bitars applikationer, men privilegierade applikationer måste använda 64-bitars ARMv8-A ISA . Den stöder också Load Acquisition (LDAPR) instruktioner ( ARMv8.3-A ), Dot Product instruktioner ( ARMv8.4-A ) och PSTATE Speculative Store Bypass Safe (SSBS) bitinstruktioner ( ARMv8.5-A ).
Cortex-A77 stöder ARM:s DynamIQ- teknik, och förväntas användas som högpresterande kärnor i kombination med Cortex-A55 energieffektiva kärnor.
Arkitekturförändringar i jämförelse med ARM Cortex-A76
-
Front-end
-
Branch-förutsägelse
- Bättre noggrannhet
- Upp till 64B runahead-fönster (från 32B)
- Öka L1 BRB-kapaciteten, upp till 64-poster (från 16-poster)
- Öka BTB-kapaciteten, upp till 8K-post (från 6K-entry)
- Förbättrad förhämtare
- Lägg till ny L0 Macro-op cache
- Bredare instruktionshämtning , upp till 6 instruktioner/cykel (från 4 instruktioner/cykel)
-
Branch-förutsägelse
- Utförandemotor
- Bredare instruktionshämtning , upp till 6 instruktioner/cykel (från 4 instruktioner/cykel)
- Större ombeställningsbuffert , upp till 160 ingångar (från 128 ingångar)
- Bredare leverans, uo till 10-vägs, (från 8-vägs)
- Bredare problem, upp till 12-vägs (från 8-vägs)
Licensiering
Cortex-A77 är tillgänglig som SIP-kärna för licenstagare, och dess design gör den lämplig för integrering med andra SIP-kärnor (t.ex. GPU , skärmkontroller , DSP , bildprocessor , etc.) till en platta som utgör ett system på ett chip (SoC) ).
Användande
Samsung Exynos 980 introducerades i september 2019 som den första SoC som använder Cortex-A77-mikroarkitekturen. Detta följdes senare av en lägre variant Exynos 880 i maj 2020. MediaTek Dimensity 1000, 1000L och 1000+ SoCs använder också Cortex-A77-mikroarkitekturen. Derivat med namnen Kryo 585 , Kryo 570 och Kryo 560 , används i Snapdragon 865 , 750G , respektive 690 .
Se även
- ARM Cortex-A76 , föregångare
- ARM Cortex-A78 , efterföljare
- Jämförelse av ARMv8-A-kärnor , ARMv8-familjen