Kretsuttag
Den elektriska kretsextraktionen eller helt enkelt kretsextraktion , även nätlistextraktion , är översättningen av en integrerad kretslayout tillbaka till den elektriska kretsen ( netlist ) den är avsedd att representera. Denna extraherade krets behövs för olika ändamål, inklusive kretssimulering , statisk timinganalys , signalintegritet , effektanalys och optimering , och jämförelse mellan logik och layout . Var och en av dessa funktioner kräver en något annorlunda representation av kretsen, vilket resulterar i behovet av flera layoutextraktioner. Dessutom kan det finnas ett efterbearbetningssteg för att konvertera kretsen på enhetsnivå till en rent digital krets , men detta anses inte vara en del av extraktionsprocessen.
Den detaljerade funktionaliteten för en extraktionsprocess beror på dess systemmiljö. Den enklaste formen av extraherad krets kan vara i form av en nätlista, som är formaterad för en viss simulator eller analysprogram. En mer komplex extraktion kan innebära att skriva tillbaka den extraherade kretsen till den ursprungliga databasen som innehåller den fysiska layouten och logikdiagrammet. I detta fall, genom att associera den extraherade kretsen med layouten och det logiska nätverket, kan användaren korsreferera vilken punkt som helst i kretsen till dess ekvivalenta punkter i logiken och layouten (korssondering). För simulering eller analys kan olika format av nätlistor sedan genereras med hjälp av program som läser databasen och genererar lämplig textinformation.
Vid extraktion är det ofta till hjälp att göra en (informell) skillnad mellan designade enheter , som är enheter som medvetet skapats av designern, och parasitiska enheter som inte uttryckligen var avsedda av designern men som är inneboende i kretsens layout. .
I första hand finns det tre olika delar av utvinningsprocessen. Dessa är designad enhetsextraktion, interconnect-extraktion och parasitisk enhetsextraktion. Dessa delar är relaterade till varandra eftersom olika enhetsextraktioner kan ändra kretsens anslutning, t.ex. motstånd (oavsett om de är konstruerade eller parasitära) omvandlar enstaka nät till flera elektriska noder. Vanligtvis används en nivå av sammankopplingsextraktion med designad enhetsextraktion för att tillhandahålla en krets för simulering eller gate-nivåreduktion, och en andra nivå av sammankopplingsextraktion används med parasitisk enhetsextraktion för att tillhandahålla en krets för tidsanalys.
Se även
Electronic Design Automation For Integrated Circuits Handbook , av Lavagno, Martin och Scheffer, ( ISBN 0-8493-3096-3 ) En undersökning av området elektronisk designautomation . Denna sammanfattning härleddes, med tillstånd, från Volym II, Kapitel 22, Layout Extraction , av William Kao, Chi-Yuan Lo, Mark Basel, Raminderpal Singh, Peter Spink och Lou Scheffer.