Ken Batcher

Ken Batcher , fullständigt namn Kenneth Edward Batcher (december 1935 – augusti 2019) var en emeritusprofessor i datavetenskap vid Kent State University . Han arbetade också som datorarkitekt på Goodyear Aerospace i Akron, Ohio i 28 år.

tidigt liv och utbildning

Han föddes i december 1935 i Queens, New York City, till Lois och Ralph Batcher. Han dog i augusti 2019 i Stow Ohio. Hans föräldrar träffades vid Iowa State University och flyttade senare till New York City efter examen. Hans far, Ralph R. Batcher, var chefsingenjör för The AH Grebe Radio Company fram till dess konkurs 1932. Han tog examen från Brooklyn Technical High School . Batcher tog examen från Iowa State University med BE -examen 1957. 1964 fick Batcher sin Ph.D. i elektroteknik från University of Illinois .

Hans karriär och prestationer

Bland designerna han arbetade med på Goodyear var:

• Massively Parallel Processor (16 384 anpassade bitseriella processorer {8 till ett chip} organiserade i en SIMD 128 x 128 processorarray med ytterligare CPU-rader för feltolerans ) som var belägen vid NASA Goddard Space Flight Center , och är nu i Smithsonian . Den här enheten är före Danny Hillis ' Thinking Machines Corporation 's Connection Machine
• Goodyear STARAN associativa processorer, en version av vilka (kallad ASPRO) hittades i den amerikanska flottans Northrop Grumman E-2 Hawkeye radarplan.

Han publicerade flera tekniska artiklar och äger 14 egna patent. "Han upptäckte två parallella sorteringsalgoritmer: den udda-jämna mergesorten och den bitoniska mergesorten". Han är också en upptäckare av krypteringsdatametoden i ett slumpmässigt åtkomstminne som tillåter åtkomst längs flera dimensioner. Dessa minnen användes i STARAN och MPP parallella processorer.

Utmärkelser

1980 fick han en Arnstein Award som delas ut av Goodyear Aerospace Corporation för teknisk prestation.

1990 tilldelades Batcher ACM / IEEE Eckert-Mauchly Award för sitt banbrytande arbete med parallella datorer. Han har 14 patent.

2007 tilldelades Batcher IEEE Seymour Cray Computer Engineering Award ; "För grundläggande teoretiska och praktiska bidrag till massivt parallella beräkningar, inklusive parallella sorteringsalgoritmer, sammankopplingsnätverk och banbrytande design av STARAN- och MPP-datorerna."

Han är krediterad för att ha upptäckt två viktiga parallella sorteringsalgoritmer: den udda-jämna mergesorten och den bitonic mergesorten .

Batcher är känd för sin halvseriösa, halvhumoristiska definition att " En superdator är en enhet för att förvandla beräkningsbundna problem till I/O-bundna problem."

Publikationer

• Sorting Networks and their Applications , 1968 Spring Joint Computer Conference, AFIPS Proc. vol. 32, sid 307-314.

Som författare eller medförfattare i "Tidskriftsartiklar"

• Om antalet stabila stater i ett NOR-nätverk, IEEE Trans. on Computers, vol. EC-14, nr. 6, s. 931–932, dec. 1965.
• Det multidimensionella åtkomstminnet i STARAN, IEEE Trans. on Computers, vol. C-26, nr. 2, s 174–177, februari 1977.
• Design av en massivt parallell processor , IEEE Trans. on Computers, vol. C-29, nr. 9, s 836–840, september 1980.
• Bit-Serial Parallell Processing Systems , IEEE Trans. on Computers, vol. C-31, nr. 5, s. 377-384, maj 1982.
• Lägga till multipelfeltolerans till generaliserade kubnätverk , IEEE Trans. om parallella och distribuerade system vol. 5, nr. 8, s 785–792, augusti 1994 (författare tillsammans med CJ Shih).
• A Multiway Merge Sorting Network , IEEE Trans. om parallella och distribuerade system, vol. 6, nr. 2, s 211–215, februari 1995 (författare tillsammans med De-Lei Lee).
• Minimering av kommunikation i Bitonic Sort , IEEE Trans. om parallella och distribuerade system, vol. 11, nr. 5, s 459–474, maj 2000 (författare tillsammans med Jae-Dong Lee).

Bokkapitel författade av Kenneth E. Batcher

• STARAN Computer, Infotech State of the Art Report on Supercomputers, vol. 2, s. 33–49, 1979.
• MPP: A High-Speed ​​Image Processor, Algorithmically Specialized Parallel Computers , redigerad av Snyder, Jamieson, Gannon och Siegel, Academic Press, 1985, s 59–68.
• Översikt över The Massively Parallel Processor System, The Massively Parallel Processor , redigerad av JL Potter, The MIT Press, 1985, s 142–149.
• Array Unit, The Massively Parallel Processor redigerad av JL Potter, The MIT Press, 1985, s 150–169.
• Array Control Unit, The Massively Parallel Processor redigerad av JL Potter, The MIT Press, 1985, s 170–190.
• Staging Memory, The Massively Parallel Processor redigerad av JL Potter, The MIT Press, 1985, s 191–204.
• MPP System Software, The Massively Parallel Processor redigerad av JL Potter, The MIT Press, 1985, s 261–275.
• Retrospective: Architecture of a Massively Parallel Processor, 25 Years of the Int'l. Symposia on Computer Architecture - Selected Papers , redigerad av Gurindar Sohi, ACM Press, 1998, s 15–16.

USA-patent med Kenneth E. Batcher som uppfinnare eller en av uppfinnarna

Patentnumret följs av titeln och utfärdat år.

• 3 183 363 Logic Mechanization System , 1965 (flera uppfinnare)
• 3 300 762 Multiple Response Resolver Apparatus , 1967
• 3 418 632 sätt att sammanfoga datasekvenser , 1968
• 3 428 946 sätt att sammanfoga data 1969
• 3 605 024 Apparatur för att flytta data i ett långt register , 1971
• 3 681 781 Storing and Retrieval Method , 1972
• 3 711 692 Bestämning av antalet ettor i ett datafält genom tillägg , 1973
• 3 786 448 Multiple Access Plated Wire Memory , 1974 (flera uppfinnare)
• 3 800 289 Multi-Dimensional Access Solid State Memory , 1974
• 3 812 467 Permutation Network , 1974
• 3 936 806 Solid State Associative Processor Organization , 1976
• 4 314 349 Processing Element for Parallel Array Processors , 1982
• 4 727 474 Staging Memory for Massively Parallel Processor , 1988
• 5 153 843 Layout av stora flerstegs sammankopplingsnätverk , 1992

Se även

• Batcher udda-jämn sammanslagningssort
• Bitonic sorterare

• Batcher, KE, "Design of a Massively Parallel Processor," IEEE Transactions on Computers , Vol. C29, september 1980, 836-840.

externa länkar

• Batchers webbsida vid Kent State University
• University of Illinois (21 februari 1962). MÖTE I FÖRVALTNINGSSTYRELSEN FÖR UNIVERSITETET I ILLINOIS (PDF) . sid. 1351.

Litteratur

•   Leonard Uhr. Flerdatorarkitekturer för artificiell intelligens: Mot snabba, robusta, parallella system. — John Wiley & Sons, 1987. — 358 sid. — ISBN 9780471849797 .
•   Laxmikant V. Kalé, Edgar Solomonik Sortering (англ.) // Encyclopedia of Parallel Computing : encyclopedia — Springer, 2011. — S. 1855-1861. — ISBN 978-0-387-09765-7 .
•   Selim G. Akl Bitonic Sort (англ.) // Encyclopedia of Parallel Computing: encyclopedia. — Springer, 2011. — S. 139-146. — ISBN 978-0-387-09765-7 .
•   Sherenaz W. Al-Haj Baddar, Kenneth E. Batcher. Bitonic sammanslagning // Designing Sorting Networks: A New Paradigm. — Springer, 2012. — С. 2-5. — 148 с. — ISBN 978-1461418504 .
•   Donald E. Knuth. Nätverk för sortering // Konsten att programmera datorer. — 2. — Addison-Wesley, 1998. — Т. 3. — С. 212-247. — 780 с. — ISBN 9780201896855 .
•   Thomas H. Cormen, Charles E. Leiserson, Ronald L. Rivest, Clifford Stein. Bitonisk sortering // Introduktion till algoritmer. — 2. — MIT Press, 2001. — С. 608-611. — 984 с. — ISBN 9780070131514 .
•   Berthold Vöcking, Helmut Alt , Martin Dietzfelbinger, Rüdiger Reischuk, Christian Scheideler, Heribert Vollmer, Dorothea Wagner. Algoritmer frånkopplade. — Springer, 2010. — С. 36. — 406 с. — ISBN 9783642153280 .
•   SIMD-modellen för parallell beräkning. Robert Cypher, Jorge LC Sanz. — Springer, 2012. — С. 28. — 149 с. — ISBN 9783642153280 .
•   Maurice Herlihy, Nir Shavit. Konsten att programmera flera processorer, reviderad omtryck. — Elsevier, 2012. — С. 292. — 536 с. — ISBN 9780123977953 .
•   Russ Miller, Laurence Boxer. Bitonic sortering på parallella datorer // Algoritmer Sequential & Parallel: A Unified Approach. — Cengage Learning, 2012. — С. 146-148. — 416 с. — ISBN 9781133366805 .