Wafer testning
Wafertestning är ett steg som utförs under tillverkning av halvledarenheter efter att BEOL -processen är klar. Under detta steg, utfört innan en wafer skickas till formberedningen , testas alla individuella integrerade kretsar som finns på wafern för funktionsdefekter genom att applicera speciella testmönster på dem. Wafer-testningen utförs av en del av testutrustning som kallas en wafer prober . Processen för wafertestning kan refereras till på flera sätt: Wafer Final Test (WFT), Electronic Die Sort (EDS) och Circuit Probe (CP) är förmodligen de vanligaste.
Wafer prober
En wafer prober är en maskin som används för att verifiera integrerade kretsar mot designad funktionalitet . Det är antingen manuell eller automatisk testutrustning . För elektrisk testning hålls en uppsättning mikroskopiska kontakter eller sonder som kallas sondkort på plats medan wafern, vakuummonterad på en waferchuck, flyttas till elektrisk kontakt. När en tärning (eller en array av tärningar) har testats elektriskt flyttar probern skivan till nästa tärning (eller array) och nästa test kan starta. Waferproben är vanligtvis ansvarig för att ladda och lossa wafers från deras bärare (eller kassett) och är utrustad med automatisk mönsterigenkänningsoptik som kan rikta in wafern med tillräcklig noggrannhet för att säkerställa korrekt registrering mellan kontaktdynorna på wafern och spetsarna på wafern . sonderna.
För dagens multi-die-paket såsom stacked chip-scale package (SCSP) eller system in package (SiP) – utveckling av kontaktlösa (RF) sonder för identifiering av känd testad stans (KTD) och känd bra stans (KGD) är avgörande för att öka systemets totala avkastning.
Skivans prober utövar också alla testkretsar på skivritslinjerna. Vissa företag får det mesta av sin information om enhetens prestanda från dessa teststrukturer.
När alla testmönster passerar för en specifik form, kommer dess position ihåg för senare användning under IC-förpackning . Ibland har en tärning interna reservresurser tillgängliga för reparation (t.ex. flashminne IC); om den inte klarar vissa testmönster kan dessa reservresurser användas. Om redundans av misslyckad tärning inte är möjlig anses tärningen vara felaktig och kasseras. Icke-passerande kretsar är vanligtvis markerade med en liten bläckprick i mitten av formen, eller så lagras informationen om passerande/icke-passerande i en fil, som kallas en wafermap. Den här kartan kategoriserar de passerande och icke-passerande matriserna genom att använda papperskorgar. En papperskorg definieras då som en bra eller dålig tärning. Denna wafermap skickas sedan till tärningsfästeprocessen som sedan bara plockar upp de passerande kretsarna genom att välja binnumret för bra tärningar. Processen där ingen bläckprick används för att markera de dåliga matriserna kallas substratmapping . När bläckprickar används kan visionsystem på efterföljande formhanteringsutrustning diskvalificera formen genom att känna igen bläckpricken.
I vissa mycket specifika fall kan en stans som klarar vissa men inte alla testmönster fortfarande användas som en produkt, vanligtvis med begränsad funktionalitet. Det vanligaste exemplet på detta är en mikroprocessor för vilken endast en del av minnesminnet är funktionellt. I det här fallet kan processorn ibland ändå säljas som en lägre kostnadsdel med en mindre mängd minne och därmed lägre prestanda. Dessutom när dåliga stansar har identifierats, kan stansen från den dåliga behållaren användas av produktionspersonal för monteringslinjen.
Innehållet i alla testmönster och sekvensen med vilken de appliceras på en integrerad krets kallas testprogrammet.
Efter IC-paketering kommer ett förpackat chip att testas igen under IC- testfasen, vanligtvis med samma eller mycket liknande testmönster. Av denna anledning kan man tro att wafertestning är ett onödigt, överflödigt steg. I verkligheten är detta vanligtvis inte fallet, eftersom avlägsnandet av defekta stansar sparar avsevärda kostnader för förpackning av felaktiga anordningar. Men när produktionsutbytet är så högt att testning av wafer är dyrare än förpackningskostnaden för defekta enheter, kan teststeget för wafer hoppa över helt och stansar kommer att genomgå blindmontering.
Se även
Bibliografi
- Fundamentals of Digital Semiconductor Testing (version 4.0) av Guy A. Perry (Spiral-bound – 1 mars 2003) ISBN 978-0965879705
- Principles of Semiconductor Network Testing (Test & Measurement) (Inbunden) av Amir Afshar, 1995 ISBN 978-0-7506-9472-8
- Effektbegränsad testning av VLSI-kretsar. En guide till IEEE 1149.4 Test Standard (Frontiers in Electronic Testing) av Nicola Nicolici och Bashir M. Al-Hashimi (Kindle Edition – 28 februari 2003) ISBN 978-0-306-48731-6
- Semiconductor Memories: Technology, Testing, and Reliability av Ashok K. Sharma (Inbunden – 9 sep 2002) ISBN 978-0780310001