VIA Nano

"VIA CN" omdirigerar hit. "VIA CN" kan också betyda att VIA Rail använder CN trackage.
VIA Nano
VIA Nano Chip Image (top).jpg
Allmän information
Marknadsförs av VIA Technologies
Designad av Centaur teknologi
Vanliga tillverkare
Prestanda
FSB- hastigheter 533 MHz till 1066 MHz
Cache
L1 cache 64 KiB instruktion + 64 KiB data per kärna
L2 cache 1 MiB per kärna
Arkitektur och klassificering
Tekniknod 40 nm till 65 nm
Mikroarkitektur VIA Jesaja
Instruktionsuppsättning x86-64
Fysiska specifikationer
Kärnor
  • 1, 2, 4
Paket(er)
Produkter, modeller, varianter
Kärnnamn
  • Jesaja (CN)
Historia
Företrädare VIA C7

VIA Nano (tidigare kodnamnet VIA Isaiah ) är en 64-bitars CPU för persondatorer . VIA Nano släpptes av VIA Technologies 2008 efter fem års utveckling av dess CPU-avdelning, Centaur Technology . Denna nya Isaiah 64-bitarsarkitektur designades från grunden, presenterades den 24 januari 2008 och lanserades den 29 maj, inklusive lågspänningsvarianter och varumärket Nano. Processorn stöder ett antal VIA-specifika x86- tillägg utformade för att öka effektiviteten i apparater med låg effekt.

Historia

Till skillnad från Intel och AMD använder VIA två distinkta utvecklingskodnamn för var och en av sina CPU-kärnor. I det här fallet användes kodnamnet 'CN' i USA av Centaur Technology. Bibliska namn används som koder av VIA i Taiwan , och Jesaja var valet för just denna processor och arkitektur. Det förväntas att VIA Isaiah kommer att vara dubbelt så snabb i heltalsprestanda och fyra gånger så snabb i flyttalsprestanda som den tidigare generationens VIA Esther vid en motsvarande klockhastighet . Strömförbrukningen förväntas också vara i nivå med den tidigare generationens VIA-processorer, med termisk designeffekt från 5 W till 25 W. Eftersom Isaiah-arkitekturen är en helt ny design byggdes den med stöd för funktioner som x86-64 - instruktionen set och x86-virtualisering som inte var tillgängliga på sina föregångare, VIA C7- linjen, samtidigt som de behöll sina krypteringstillägg. Flera oberoende tester visade att VIA Nano presterar bättre än singelkärniga Intel Atom över en mängd olika arbetsbelastningar. I ett Ars Technica- test 2008 fick en VIA Nano betydande prestanda i minnesundersystemet efter att dess CPUID ändrades till Intel, vilket antydde möjligheten att benchmarkmjukvaran bara kontrollerar CPUID:n istället för de faktiska funktionerna som stöds av CPU:n för att välja en kodsökväg. Benchmarkmjukvaran som användes hade släppts före lanseringen av VIA Nano.

Den 3 november 2009 lanserade VIA Nano 3000-serien. VIA hävdar att dessa modeller kan erbjuda en prestandaökning på 20 % och 20 % mer energieffektivitet än Nano 1000- och 2000-serierna. Benchmarks som drivs av VIA hävdar att en 1,6 GHz 3000-serie Nano kan överträffa den åldrande Intel Atom N270 med cirka 40–54 %. 3000-serien lägger till SSE4 SIMD- instruktionsuppsättningarna, som först introducerades med 45 nm-revisioner av Intel Core 2 -arkitekturen.

Den 11 november 2011 släppte VIA VIA Nano X2 Dual-Core-processor med deras första dual-core pico-itx-moderkort någonsin. VIA Nano X2 är byggd på en 40 nm-process och stöder SSE4 SIMD- instruktionsuppsättningarna, avgörande för moderna flyttalsberoende applikationer. Via hävdar 30% högre prestanda jämfört med Intels Atom med en 50% högre klocka.

Zhaoxin joint venture-processorerna, släppta från 2014 , är baserade på VIA Nano-serien.

Funktioner

VIA Jesaja planlösning

Arkitektur översikt

VIA Isaiah Architecture planlösning
Nano X2 mikroarkitektur .
  • Out-of-order och superskalär design : Ger mycket bättre prestanda än sin föregångare, VIA C7-processorn, som var i sin ordning. Detta sätter Isaiah-arkitekturen i linje med samma års erbjudanden från AMD och Intel.
  • Instruktionsfusion : Låter processorn kombinera vissa instruktioner som en enda instruktion, vilket minskar effektkraven och ger högre prestanda (Atomen använder en liknande strategi för att behandla x86-instruktioner på ett mer "helt" sätt, snarare än att dela upp dem i RISC-liknande mikro -ops).
  • Förbättrad grenprediktion : Använder åtta prediktorer i två pipeline-steg.
  • CPU-cachedesign : En exklusiv cache-design innebär att innehållet i L1-cachen inte dupliceras i L2-cachen, vilket ger en större total cache.
  • Dataförhämtning : Inkluderar nya mekanismer för dataförhämtning, inklusive både laddning av en speciell 64-rads cache innan laddning av L2-cache och en direkt laddning till L1-cache.
  • Minnesåtkomst . : Slår samman mindre lagrar till större laddningsdata
  • Exekveringsenheter : Sju exekveringsenheter är tillgängliga, vilket tillåter att upp till sju mikrooperationer exekveras per klocka.
    • Två heltalsenheter (ALU1 och ALU2)
      • ALU1 är komplett med funktioner, medan ALU2 saknar några instruktioner för låg användning och därför är mer lämpad för uppgifter som adressberäkningar.
    • Två butiksenheter, en för Address Store och en för Data Store enligt VIA .
    • En lastenhet
    • Två mediaenheter (MEDIA-A och MEDIA-B) med en 128-bitars bred dataväg , som stöder 4 enkelprecisionsoperationer eller 2 dubbelprecisionsoperationer. Medieberäkning avser användningen av de två mediaenheterna.
      • MEDIA-A exekverar flyttande "lägg till" instruktioner (2-klocks latens för enkelprecision och dubbel precision ), heltals SIMD, kryptering, dividera och kvadratrot.
      • MEDIA-B exekverar flyttals-"multipliceringsinstruktioner" (2-klockslatens för enkelprecision, 3-klockslatens för dubbelprecision).
      • På grund av den parallellitet som introduceras med de två mediaenheterna kan mediaberäkning ge fyra "lägg till" och fyra "multiplicera" instruktioner per klocka.
    • En ny implementering av FP-tillägg med den lägsta klockfördröjningen för en x86-processor hittills.
    • Nästan alla heltals SIMD- instruktioner körs på en klocka.
    • Implementerar MMX , SSE , SSE2 , SSE3 , SSSE3 multimediainstruktionsuppsättningar
    • Implementerar SSE4.1 multimediainstruktionsuppsättning (VIA Nano 3000-serien)
    • Implementerar SSE4.1 multimediainstruktionsuppsättning (VIA Nano x2-serien)
  • Strömhantering : Förutom att det kräver mycket låg effekt, är många nya funktioner inkluderade.
    • Inkluderar ett nytt C6-strömtillstånd (cacher töms, internt tillstånd sparas och kärnspänningen är avstängd).
    • Adaptiv P-State Control : Övergång mellan prestanda och spänningstillstånd utan att stoppa exekveringen.
    • Adaptiv överklockning : Automatisk överklockning om det är låg temperatur i processorkärnan.
    • Adaptiv termisk gräns : Justering av processorn för att upprätthålla en fördefinierad temperatur.
  • Kryptering : Inkluderar VIA PadLock-motorns

Runt 2014/8/31 dök det upp rykten om en potentiell Jesaja II-uppdatering.

Se även

externa länkar

Tryck

Hämtad från " https://en.wikipedia.org/w/index.php?title=VIA_Nano&oldid=1130577947 "