Självjusterande grind

Inom halvledarelektroniktillverkningsteknologi är en självinriktad gate ett tillvägagångssätt för transistortillverkning där grindelektroden hos en MOSFET (metall-oxid-halvledarfälteffekttransistor) används som en mask för dopning av emitter- och drain - områdena. Denna teknik säkerställer att porten är naturligt och exakt inriktad mot kanterna på källan och avloppet.

Användningen av självjusterade grindar i MOS-transistorer är en av de viktigaste innovationerna som ledde till den stora ökningen av datorkraft på 1970-talet. Självjusterade grindar används fortfarande i de flesta moderna integrerade kretsprocesser .

Introduktion

IC-konstruktion

Huvudartikel: Tillverkning av halvledarenheter
Diagram över en standard MOSFET

Integrerade kretsar (ICs, eller "chips") produceras i en flerstegsprocess som bygger upp flera lager på ytan av en skiva av kisel känd som en " wafer ". Varje lager mönstras genom att belägga wafern med fotoresist och sedan exponera den för ultraviolett ljus som skiner genom en stencilliknande " mask ". Beroende på processen härdar eller mjuknar fotoresisten som utsattes för ljus, och i båda fallen tvättas de mjukare delarna bort. Resultatet är ett mikroskopiskt mönster på ytan av skivan där en del av det översta lagret exponeras medan resten skyddas under den återstående fotoresisten.

Skivan exponeras sedan för en mängd olika processer som lägger till eller tar bort material från de delar av skivan som är oskyddade av fotoresisten. I en vanlig process värms skivan upp till cirka 1000 C och exponeras sedan för en gas som innehåller ett dopningsmaterial (vanligtvis bor eller fosfor) som förändrar kislets elektriska egenskaper. Detta gör att kislet kan bli en elektrondonator, elektronreceptor eller näraisolator beroende på typen och/eller mängden dopämne. I en typisk IC används denna process för att producera de individuella transistorerna som utgör nyckelelementen i en IC.

I MOSFET är de tre delarna av en transistor source, drain och gate (se diagram). "Fälteffekten" i namnet syftar på förändringar i konduktiviteten som uppstår när en spänning läggs på grinden. Nyckelpunkten är att detta elektriska fält kan göra att "kanal"-området som separerar source och drain blir av samma typ som source-drain, vilket gör att transistorn "på". Eftersom ingen ström flyter från grinden till avloppet, är omkopplingsenergin för en FET mycket liten jämfört med tidigare av bipolära kopplingstransistorer där grinden (eller basen som den var känd) var i linje med strömmen.

Äldre metodik

I tidiga MOSFET-tillverkningsmetoder var porten gjord av aluminium som smälter vid 660 C, så den måste deponeras som ett av de sista stegen i processen efter att alla dopningssteg hade slutförts vid cirka 1000 C.

Skivan som helhet väljs först för att ha en speciell elektrisk kvalitet som förspänd antingen positiv eller "p", eller negativ, "n". I illustrationen är basmaterialet "p" (kallas n-kanal eller nMOS). En mask används sedan för att producera områden där de negativa "n" sektionerna av transistorerna kommer att placeras. Skivan värms sedan upp till cirka 1000 C och exponeras för en dopningsgas som diffunderar in i skivans yta för att producera "n"-sektionerna. Ett tunt lager av isolatormaterial (kiseldioxid) odlas sedan ovanpå skivan. Slutligen mönstras grinden ovanpå det isolerande lagret i en ny fotolitografisk operation. För att säkerställa att grinden faktiskt överlappar den underliggande källan och avloppet, måste grindens material vara bredare än gapet mellan de n sektionerna, vanligtvis så mycket som tre gånger. Detta slösar med utrymme och skapar extra kapacitans mellan gate och source-drain. Denna parasitiska kapacitans kräver att hela chippet drivs med höga effektnivåer för att säkerställa ren omkoppling som är ineffektiv. Dessutom betyder variationen i felinriktningen av grinden till den underliggande source-drain att det finns hög chip-till-chip-variabilitet även när de fungerar korrekt.

Självinriktning

Se även: Utarmningseffekt av polykisel

Den självinriktade porten utvecklades i flera steg till sin nuvarande form. Nyckeln till framstegen var upptäckten att kraftigt dopat polykisel var tillräckligt ledande för att ersätta aluminium. Detta innebar att grindlagret kunde skapas i vilket skede som helst i tillverkningsprocessen i flera steg .

I den självinriktade processen bildas det nyckelportsisolerande skiktet nära början av processen. Därefter deponeras grinden och mönstras ovanpå. Sedan dopas source-drains (för polykisel dopas grindarna samtidigt). Käll-avloppsmönstret representerar således endast de yttre kanterna av källan och avloppet, varvid den inre kanten av dessa sektioner är maskerad av själva grinden. Som ett resultat, källan och avloppet "självjustera" till grinden. Eftersom de alltid är perfekt placerade finns det inget behov av att göra grinden bredare än önskat, och den parasitära kapacitansen reduceras kraftigt. Justeringstid och chip-till-chip-variabilitet reduceras likaså.

Efter tidiga experiment med olika grindmaterial med aluminium , molybden och amorft kisel , antog halvledarindustrin nästan universellt självinriktade grindar gjorda av polykristallint kisel (polykisel), den så kallade silicon-gate-teknologin (SGT) eller "själv- aligned silicon-gate"-teknologi, som hade många ytterligare fördelar jämfört med minskningen av parasitiska kapacitanser. En viktig egenskap hos SGT var att transistorn var helt nedgrävd under termisk oxid av högsta kvalitet (en av de bästa kända isolatorerna), vilket gjorde det möjligt att skapa nya enhetstyper som inte är genomförbara med konventionell teknik eller med självjusterade grindar gjorda med andra material . Särskilt viktiga är laddningskopplade enheter (CCD), som används för bildsensorer, och icke-flyktiga minnesenheter som använder flytande silicon-gate-strukturer. Dessa enheter utökade dramatiskt utbudet av funktionalitet som kunde uppnås med solid state-elektronik.

Vissa innovationer krävdes för att göra självjusterade grindar:

Före dessa innovationer hade självinriktade grindar demonstrerats på metall-gate- enheter, men deras verkliga inverkan var på silikon-gate-enheter.

Historia

Aluminium -gate MOS-processteknologin började med definition och dopning av source- och drain-områdena för MOS-transistorer, följt av grindmasken som definierade transistorernas tunnoxidregion. Med ytterligare bearbetningssteg skulle en aluminiumport bildas över den tunnoxiderade regionen som fullbordar anordningens tillverkning. På grund av den oundvikliga felinriktningen av grindmasken med avseende på käll- och dräneringsmasken, var det nödvändigt att ha en ganska stor överlappningsarea mellan gateregionen och source- och dräneringsområdena för att säkerställa att tunnoxidområdet skulle överbrygga källa och avlopp, även under värsta fall feljustering. Detta krav resulterade i gate-to-source och gate-to-drain parasitiska kapacitanser som var stora och varierande från wafer till wafer, beroende på felinriktningen av gate-oxidmasken i förhållande till source- och dräneringsmasken. Resultatet blev en oönskad spridning av hastigheten hos de producerade integrerade kretsarna och en mycket lägre hastighet än vad som är teoretiskt möjligt om parasitkapacitanserna kunde reduceras till ett minimum. Överlappskapacitansen med de mest negativa konsekvenserna för prestanda var gate-to-drain parasitisk kapacitans, Cgd, som, genom den välkända Miller-effekten, ökade gate-to-source kapacitansen för transistorn med Cgd multiplicerat med förstärkningen av kretsen som transistorn var en del av. Effekten var en avsevärd minskning av omkopplingshastigheten för transistorer.

1966 insåg Robert W. Bower att om gate-elektroden definierades först, skulle det vara möjligt att inte bara minimera de parasitära kapacitanserna mellan gate och source och drain, utan det skulle också göra dem okänsliga för felinriktning. Han föreslog en metod där själva aluminiumportelektroden användes som en mask för att definiera transistorns emitter- och dräneringsområden. Men eftersom aluminium inte kunde motstå den höga temperatur som krävs för den konventionella dopningen av käll- och avloppsanslutningarna, föreslog Bower att man skulle använda jonimplantation, en ny dopningsteknik som fortfarande är under utveckling hos Hughes Aircraft, hans arbetsgivare, och ännu inte tillgänglig på andra laboratorier. . Även om Bowers idé var begreppsmässigt sund, fungerade den inte i praktiken, eftersom det var omöjligt att adekvat passivera transistorerna och reparera strålningsskadorna på kiselkristallstrukturen av jonimplantationen, eftersom dessa två operationer skulle ha krävt temperaturer i överskott av de som kan överlevas av aluminiumgrinden. Således gav hans uppfinning ett principbevis, men ingen kommersiell integrerad krets producerades någonsin med Bowers metod. Ett mer eldfast grindmaterial behövdes.

1967 ersatte John C. Sarace och medarbetare på Bell Labs aluminiumporten med en elektrod gjord av vakuumförångat amorft kisel och lyckades bygga fungerande självjusterade MOS-transistorer. Processen, som beskrivits, var emellertid endast ett principbevis, lämplig endast för tillverkning av diskreta transistorer och inte för integrerade kretsar; och förföljdes inte längre av dess utredare.

År 1968 använde MOS-industrin vanligen aluminiumgrindtransistorer med hög tröskelspänning (HVT) och ville ha en MOS-process med låg tröskelspänning (LVT) för att öka hastigheten och minska effektförlusten av MOS-integrerade kretsar . Lågtröskelspänningstransistorer med aluminiumport krävde användningen av [100] kiselorientering, vilket dock gav en för låg tröskelspänning för de parasitära MOS-transistorerna (MOS-transistorerna som skapades när aluminium över fältoxiden skulle överbrygga två korsningar). För att öka den parasitära tröskelspänningen utöver matningsspänningen var det nödvändigt att öka dopningsnivån av N-typ i utvalda områden under fältoxiden, och detta åstadkoms initialt med användning av en så kallad kanalstopparmask, och senare med jonimplantation.

Utveckling av silicon-gate-teknologin hos Fairchild

SGT var den första processteknologin som användes för att tillverka kommersiella integrerade MOS-kretsar som senare antogs allmänt av hela industrin på 1960-talet. I slutet av 1967 insåg Tom Klein, som arbetade på Fairchild Semiconductor R&D Labs och rapporterade till Les Vadasz , att skillnaden i arbetsfunktion mellan kraftigt dopad kisel av P-typ och kisel av N-typ var 1,1 volt lägre än skillnaden i arbetsfunktion mellan aluminium och samma N-typ kisel. Detta innebar att tröskelspänningen för MOS-transistorer med silicon-gate kunde vara 1,1 volt lägre än tröskelspänningen för MOS-transistorer med aluminium-gate tillverkade på samma utgångsmaterial. Därför skulle man kunna använda utgångsmaterial med [111] kiselorientering och samtidigt uppnå både en adekvat parasitisk tröskelspänning och lågtröskelspänningstransistorer utan användning av en kanalstopparmask eller jonimplantation under fältoxiden. Med dopad kiselgrind av P-typ skulle det därför vara möjligt att inte bara skapa självjusterade gatetransistorer utan också en lågtröskelspänningsprocess genom att använda samma kiselorientering som högtröskelspänningsprocessen.

I februari 1968 anslöt sig Federico Faggin till Les Vadaszs grupp och fick ansvaret för utvecklingen av en självjusterad gate MOS-processteknologi med lågtröskelspänning. Faggins första uppgift var att utveckla precisionsetsningslösningen för den amorfa kiselporten, och sedan skapade han processarkitekturen och de detaljerade bearbetningsstegen för att tillverka MOS IC:er med kiselgrind . Han uppfann också de "begravda kontakterna", en metod för att skapa direkt kontakt mellan amorft kisel och kiselövergångar, utan användning av metall, en teknik som möjliggjorde en mycket högre kretstäthet, särskilt för slumpmässiga logiska kretsar.

Efter att ha validerat och karaktäriserat processen med hjälp av ett testmönster som han designade, gjorde Faggin de första fungerande MOS-kisel-gate-transistorerna och teststrukturerna i april 1968. Han designade sedan den första integrerade kretsen med silikongrind, Fairchild 3708, en 8-bitars analog multiplexer med avkodningslogik, som hade samma funktionalitet som Fairchild 3705, en metall-gate produktions-IC som Fairchild Semiconductor hade svårt att göra på grund av dess ganska strikta specifikationer.

Tillgängligheten av 3708 i juli 1968 gav också en plattform för att ytterligare förbättra processen under de följande månaderna, vilket ledde till leveransen av de första 3708 proverna till kunder i oktober 1968, och gjorde den kommersiellt tillgänglig för den allmänna marknaden före slutet av 1968. Under perioden juli till oktober 1968 lade Faggin ytterligare två kritiska steg till processen:

  • Ersätter det vakuumförångade amorfa kislet med polykristallint kisel erhållet genom ångfasavsättning. Detta steg blev nödvändigt eftersom avdunstat, amorft kisel gick sönder där det passerade över "steg" i oxidytan.
  • Användningen av fosforgettering för att suga upp föroreningarna, som alltid finns i transistorn, orsakar tillförlitlighetsproblem. Fosforgettering tillät att avsevärt minska läckströmmen och undvika tröskelspänningsdriften som fortfarande plågade MOS-tekniken med aluminiumgate (MOS-transistorer med aluminiumgate var inte lämpliga för fosforgettering på grund av den höga temperaturen som krävdes).

Med silicon gate nådde den långsiktiga tillförlitligheten hos MOS-transistorer snart nivån för bipolära IC:er, vilket tog bort ett stort hinder för den breda användningen av MOS-teknik.

I slutet av 1968 hade silicon-gate-tekniken uppnått imponerande resultat. Även om 3708 var designad för att ha ungefär samma yta som 3705 för att underlätta användningen av samma produktionsverktyg som 3705, kunde den ha gjorts betydligt mindre. Icke desto mindre hade den överlägsen prestanda jämfört med 3705: den var 5 gånger snabbare, den hade cirka 100 gånger mindre läckström och påresistansen för de stora transistorerna som utgör de analoga switcharna var 3 gånger lägre.

Kommersialisering på Intel

Silicon-gate-tekniken (SGT) antogs av Intel vid dess grundande (juli 1968), och blev inom några år kärntekniken för tillverkning av MOS-integrerade kretsar över hela världen, som varar än i dag. Intel var också det första företaget att utveckla icke-flyktigt minne med flytande silicon-gate transistorer.

Det första minneschippet som använde silicon-gate-teknik var Intel 1101 SRAM (static random-access memory )-chipset, tillverkat 1968 och demonstrerat 1969. Den första kommersiella enchipsmikroprocessorn, Intel 4004 , utvecklades av Faggin med sin silicon-gate MOS IC-teknik. Marcian Hoff , Stan Mazor och Masatoshi Shima bidrog till arkitekturen.

Originaldokument på SGT

  • Bower, RW och Dill, RG (1966). "Isolerade gate-fälteffekttransistorer tillverkade med hjälp av grinden som source-drain-mask". IEEE International Electron Devices Meeting, 1966
  • Faggin, F., Klein, T. och Vadasz, L.: "Insulated Gate Field Effect Transistor Integrated Circuits With Silicon Gates". IEEE International Electron Devices Meeting, Washington DC, 1968 [1]
  • US 3475234 , Kerwin, Robert E.; Klein , Donald L. & Sarace, John C., "Method for making MIS structures", publicerad 1969-10-28, tilldelad Bell Telephone Laboratories Inc.  
  • Federico Faggin och Thomas Klein.: "En snabbare generation av MOS-enheter med låga tröskelvärden rider på toppen av den nya vågen, Silicon-Gate IC:er". Omslagsartikel på Fairchild 3708, tidningen "Electronics", 29 september 1969.
  • Vadasz, LL; Grove, AS; Rowe, TA; Moore, GE (oktober 1969). "Silicon Gate Technology". IEEE spektrum . s. 27–35.
  • F. Faggin, T. Klein "Silicon Gate Technology", "Solid State Electronics", 1970, vol. 13, s. 1125–1144.
  • US 3673471 , Klein, Thomas & Faggin, Federico, "Dopade halvledarelektroder för enheter av MOS-typ", publicerad 1972-06-27, tilldelad Fairchild Camera and Instrument Corporation  

Patent

Den självjusterade portdesignen patenterades 1969 av teamet Kerwin, Klein och Sarace. Den uppfanns oberoende av Robert W. Bower (US 3 472 712, utfärdat 14 oktober 1969, inlämnad 27 oktober 1966). Bell Labs Kerwin et al. patent lämnades inte in förrän den 27 mars 1967, flera månader efter att RW Bower och HD Dill hade publicerat och presenterat den första publikationen av detta arbete vid International Electron Device Meeting, Washington, DC 1966.

I en rättslig åtgärd som involverade Bower, fastställde Third Circuit Court of Appeals att Kerwin, Klein och Sarace var uppfinnarna av den självjusterade silicon gate transistorn. På grundval av detta tilldelades de grundpatentet US 3,475,234. I själva verket uppfanns den självinriktade gate MOSFET av Robert W. Bower US 3 472 712, utfärdat 14 oktober 1969, inlämnad 27 oktober 1966. Bell Labs Kerwin et al patent 3 475 234 lämnades inte in förrän 27 mars 1967 flera månader efter RW Bower och HD Dill Publicerade och presenterade den första publikationen av detta verk med titeln INSULATED GATE FIELD EFFECT TRANSISTORS FABRICED SHING THE GATE AS SOURCE-DRAIN MASK vid International Electron Device Meeting, Washington, DC, 1966. Bowers arbete beskrev den självinriktade grinden MOSFET, tillverkad med grindar av både aluminium och polykisel. Den använde både jonimplantation och diffusion för att bilda källan och dräneringen med hjälp av grindelektroden som mask för att definiera käll- och dräneringsområdena. Bell Labs-teamet deltog i detta möte med IEDM 1966 och de diskuterade detta arbete med Bower efter hans presentation 1966. Bower hade först tillverkat den självinriktade grinden med aluminium som grind och, innan presentationen 1966, tillverkade enheten använder polykisel som grind.

Den självjusterade grinden involverar vanligtvis jonimplantation , en annan halvledarprocessinnovation på 1960-talet. Historien om jonimplantation och självjusterade grindar är starkt sammankopplade, vilket återges i en djupgående historia av RB Fair.

Den första kommersiella produkten som använde självjusterad silicon-gate-teknologi var Fairchild 3708 8-bitars analog multiplexor, 1968, designad av Federico Faggin som var pionjär med flera uppfinningar för att förvandla de tidigare nämnda icke fungerande proof of concept, till vad branschen faktiskt antogs därefter.

Tillverkningsprocess

Vikten av självjusterade grindar kommer i processen som används för att göra dem. Processen att använda gate-oxiden som en mask för käll- och avloppsdiffusion både förenklar processen och förbättrar utbytet avsevärt.

Processsteg

Följande är stegen för att skapa en självjusterad grind:

En renrumsanläggning där dessa steg utförs

Dessa steg skapades först av Federico Faggin och användes i Silicon Gate Technology-processen som utvecklades på Fairchild Semiconductor 1968 för tillverkningen av den första kommersiella integrerade kretsen som använder den, Fairchild 3708

1. Brunnar på fältoxiden etsas där transistorerna ska bildas. Varje brunn definierar käll-, kollektor- och aktiva grindområden för en MOS-transistor.
2. Med hjälp av en torr termisk oxidationsprocess odlas ett tunt lager (5-200 nm) av gate-oxid (SiO 2 ) på kiselskivan.
3. Med hjälp av en process för kemisk ångavsättning (CVD) odlas ett lager av polykisel ovanpå gateoxiden.
4. Ett lager av fotoresist appliceras ovanpå polysilikonet .
5. En mask placeras ovanpå fotoresisten och exponeras för UV-ljus ; detta bryter ner fotoresistskiktet i områden där masken inte skyddade det.
6. Photoresist exponeras med en specialiserad framkallningslösning. Detta är avsett att ta bort fotoresisten som bröts ner av UV-ljuset.
7. Polykisel- och gateoxiden som inte täcks av fotoresist etsas bort med en buffrad jonetsningsprocess. Detta är vanligtvis en sur lösning som innehåller fluorvätesyra .
8. Resten av fotoresisten tas bort från kiselskivan. Det finns nu en wafer med polykisel över gateoxiden och över fältoxiden.
9. Den tunna oxiden etsas bort och exponerar transistorns emitter- och kollektorområden, förutom i gate-området som skyddas av polysilikon-gate.
10. Med hjälp av en konventionell dopningsprocess, eller en process som kallas jonimplantation, dopas källan, avloppet och polykislet. Den tunna oxiden under kiselporten fungerar som en mask för dopningsprocessen. Detta steg är det som gör porten självinriktande. Käll- och dräneringsområdena är automatiskt korrekt inriktade med (redan på plats) grinden.
11. Skivan glödgas i en högtemperaturugn (>800 °C eller 1 500 °F). Detta diffunderar dopmedlet längre in i kristallstrukturen för att göra source- och dräneringsområdena och resulterar i att dopmedlet diffunderar något under porten.
12. Processen fortsätter med ångavsättning av kiseldioxid för att skydda de exponerade områdena, och med alla återstående steg för att slutföra processen.

Se även

Anteckningar

Hämtad från " https://en.wikipedia.org/w/index.php?title=Self-aligned_gate&oldid=1136802450 "