Fördröjningsberäkning

Fördröjningsberäkning är termen som används i integrerad kretsdesign för beräkning av grindfördröjningen för en enda logisk grind och kablarna som är anslutna till den. Däremot statisk timinganalys fördröjningarna för hela vägar, med hjälp av fördröjningsberäkning för att bestämma fördröjningen för varje grind och tråd.

Det finns många metoder som används för fördröjningsberäkning för själva grinden. Valet beror främst på hastigheten och noggrannheten som krävs:

• Kretssimulatorer som SPICE kan användas. Detta är den mest exakta, men långsammaste, metoden.
• Tvådimensionella tabeller används ofta i applikationer som logiksyntes , placering och routing . Dessa tabeller tar en utgångslast och ingångslutning och genererar en kretsfördröjning och utgångslutning. standardcellkarakterisering vanligtvis med hjälp av kretssimulatorer i en procedur som kallas karakterisering eller . Ett vanligt filformat för att lagra uppslagstabellerna är Liberty- formatet.
• En mycket enkel modell som kallas K-faktormodellen används ibland. Detta approximerar fördröjningen som en konstant plus k gånger belastningskapacitansen.
• En mer komplex modell som kallas Delay Calculation Language, eller DCL, anropar ett användardefinierat program närhelst ett fördröjningsvärde krävs. Detta gör att godtyckligt komplexa modeller kan representeras, men väcker betydande programvarutekniska problem.
• Logisk ansträngning ger en enkel fördröjningsberäkning som tar hänsyn till grindens storlek och är analytiskt följbar.

På samma sätt finns det många sätt att beräkna fördröjningen av en tråd. Fördröjningen av en tråd kommer normalt att vara olika för varje destination. För att öka noggrannheten (och minska hastigheten) är de vanligaste metoderna:

• Klumpad C . Hela trådkapacitansen appliceras på grindutgången och fördröjningen genom själva tråden ignoreras.
• Elmore-fördröjning är en enkel approximation, som ofta används där beräkningshastigheten är viktig men fördröjningen genom själva tråden inte kan ignoreras. Den använder R- och C-värdena för trådsegmenten i en enkel beräkning. Fördröjningen för varje trådsegment är R för det segmentet gånger nedströms C. Sedan summeras alla fördröjningar från roten. (Detta förutsätter att nätverket är trädstrukturerat, vilket är sant för de flesta nät i chips. I det här fallet kan Elmore-fördröjningen beräknas i tiden O(N) med två trädgenomgångar. Om nätverket inte är trädstrukturerat kan Elmore-fördröjningen fortfarande beräknas, men involverar matrisberäkningar.)
• Momentmatchning är en mer sofistikerad analysmetod. Det kan ses som att antingen matcha flera moment i tidsdomänen eller att hitta en bra rationell approximation (en Padé approximation ) i frekvensdomänen. (Dessa är mycket nära besläktade - se Laplace-transform .) Det kan också betraktas som en generalisering av Elmore-fördröjning, som matchar det första ögonblicket i tidsdomänen (eller beräknar en enpolig approximation i frekvensdomänen - de är ekvivalenta). Den första användningen av denna teknik, AWE, använde explicit momentmatchning. Nyare metoder som PRIMA och PVL använder implicit momentmatchning, baserat på Krylov-underrymden . Dessa metoder är långsammare än Elmore men mer exakta. Jämfört med kretssimulering är de snabbare men mindre exakta.
• Kretssimulatorer som SPICE kan användas. Detta är vanligtvis den mest exakta, men långsammaste, metoden.
• DCL, enligt definitionen ovan, kan användas för sammankoppling såväl som grindfördröjning.

Ofta är det vettigt att kombinera beräkningen av en grind och alla ledningar som är anslutna till dess utgång. Denna kombination kallas ofta scenfördröjningen .

Fördröjningen av en tråd eller grind kan också bero på beteendet hos de närliggande komponenterna. Detta är en av huvudeffekterna som analyseras under signalintegritetskontroller .

Fördröjningsberäkning i digital design

I samband med semi-anpassad digital design abstraheras förkarakteriserad digital information ofta i form av den ovan nämnda 2D-uppslagstabellen (LUT). Tanken bakom den semi-anpassade designmetoden är att använda block av förbyggda och testade komponenter för att bygga något större, till exempel ett chip.

I detta sammanhang är blocken logiska grindar såsom NAND, OR, AND, etc. Även om dessa grindar i verkligheten kommer att bestå av transistorer, kommer en semi-custom engineer endast att vara medveten om fördröjningsinformationen från ingångsstiftet till utgångsstiftet, som kallas en tidsbåge. 2D-tabellen representerar variabiliteten av grindens fördröjning avseende de två oberoende variablerna, vanligtvis förändringshastigheten för signalen vid ingången och belastningen vid utgångsstiftet. Dessa två variabler kallas sväng och belastning på designspråk.

En statisk tidsanalysmotor kommer först att beräkna fördröjningen av de individuella cellerna och sätta ihop dem för att göra ytterligare analys.

Statistisk fördröjningsberäkning

Se även: Statistisk statisk tidsanalys

När chipdimensionerna blir mindre kan fördröjningarna av både grindar och ledningar behöva behandlas som statistiska uppskattningar istället för deterministiska storheter. För grindar kräver detta tillägg till biblioteksformaten. För ledningar kräver detta metoder som kan beräkna medel och fördelningar av ledningsfördröjningar. I båda fallen är det viktigt att fånga beroendet av de underliggande variablerna, såsom tröskelspänning och metalltjocklek, eftersom dessa resulterar i korrelationer mellan fördröjningarna av närliggande komponenter. Se för ett tidigt exempel.

Se även

• Logisk ansträngning
• Utbredningsfördröjning
• Elektronisk designautomation
• Integrerad kretsdesign
• Statisk tidsanalys
• Statistisk statisk timinganalys
• Standard Parasitic Exchange Format