Temperaturinstabilitet med negativ bias

Negativ förspänningstemperaturinstabilitet ( NBTI ) är en viktig tillförlitlighetsfråga i MOSFETs , en typ av transistoråldring . NBTI visar sig som en ökning av tröskelspänningen och därav följande minskning av drainström och transkonduktans hos en MOSFET. Försämringen approximeras ofta av ett maktlagsberoende av tid. Det är av omedelbar oro i p-kanal MOS- enheter (pMOS), eftersom de nästan alltid arbetar med negativ gate-to-source spänning; Men samma mekanism påverkar också nMOS-transistorer när de är förspända i ackumuleringsregimen, dvs med en negativ förspänning applicerad på grinden.

Mer specifikt, med tiden blir positiva laddningar fångade vid oxid-halvledargränsen under grinden på en MOSFET. Dessa positiva laddningar avbryter delvis den negativa grindspänningen utan att bidra till ledning genom kanalen som elektronhål i halvledaren ska göra. När gate-spänningen tas bort försvinner de fångade laddningarna över en tidsskala från millisekunder till timmar. Problemet har blivit mer akut eftersom transistorer har krympt, eftersom det är mindre medelvärde av effekten över ett stort gateområde. Sålunda upplever olika transistorer olika mängder NBTI, vilket motverkar standardkretsdesigntekniker för att tolerera tillverkningsvariationer som beror på den nära matchningen av intilliggande transistorer.

NBTI har blivit betydande för bärbar elektronik eftersom den interagerar dåligt med två vanliga energispartekniker: reducerad driftspänning och klockport . Med lägre driftspänningar är den NBTI-inducerade tröskelspänningsändringen en större del av logikspänningen och stör driften. När en klocka är avstängd slutar transistorer att växla och NBTI-effekter ackumuleras mycket snabbare. När klockan återaktiveras har transistortröskelvärdena ändrats och kretsen kanske inte fungerar. Vissa lågeffektsdesigner byter till en lågfrekvent klocka istället för att stanna helt för att mildra NBTI-effekter.

Fysik

Detaljerna i mekanismerna för NBTI har diskuterats, men två effekter tros bidra: infångning av positivt laddade hål och generering av gränssnittstillstånd.

redan existerande fällor som finns i huvuddelen av dielektrikumet är fyllda med hål som kommer från pMOS-kanalen. Dessa fällor kan tömmas när stressspänningen tas bort, så att den femte nedbrytningen kan återvinnas med tiden.
gränssnittsfällor genereras, och dessa gränssnittstillstånd blir positivt laddade när pMOS-anordningen är förspänd i tillståndet "på", dvs med negativ grindspänning. Vissa gränssnittstillstånd kan bli avaktiverade när stressen tas bort, så att den femte nedbrytningen kan återhämtas med tiden.

Förekomsten av två samexisterande mekanismer har resulterat i vetenskapliga kontroverser om den relativa betydelsen av varje komponent, och över mekanismen för generering och återhämtning av gränssnittstillstånd.

I sub-mikrometeranordningar är kväve införlivat i kiselportoxiden för att reducera portläckströmtätheten och förhindra borpenetrering . Det är känt att inkorporering av kväve förbättrar NBTI. För nya teknologier (45 nm och kortare nominella kanallängder) högk- metallgrindstaplar som ett alternativ för att förbättra grindens strömtäthet för en given ekvivalent oxidtjocklek (EOT). Även med introduktionen av nya material som hafniumoxid i grindstacken, kvarstår NBTI och förvärras ofta av ytterligare laddningsfångning i högk-skiktet.

Med introduktionen av metallgrindar med hög κ har en ny nedbrytningsmekanism blivit viktigare, kallad PBTI (för positiv förspänningstemperaturinstabilitet), som påverkar nMOS-transistorn när den är positivt förspänd. I det här fallet genereras inga gränssnittstillstånd och 100 % av den femte degraderingen kan återställas.

Se även

JH Stathis, S. Mahapatra och T. Grasser, " Controversial issues in negative bias temperature instability ", Microelectronics Reliability, vol 81, s. 244-251, feb. 2018. doi : 10.1016/j.microrel.201517.
T. Grasser et al., " The paradigm shift in understanding the bias temperature instability: From reaction–diffusion to switching oxide traps ", IEEE Transactions on Electron Devices 58 (11), s. 3652-3666, nov. 2011. doi : 10.1109/TED.2011.2164543 Bibcode : 2011ITED...58.3652G
DK Schroder, " Negativ bias temperaturinstabilitet: Vad förstår vi? ”, Microelectronics Reliability, vol. 47, nr. 6, s. 841–852, juni 2007. doi : 10.1016/j.microrel.2006.10.006
Schroder, Dieter K. (augusti 2005). "Negative Bias Temperature Instability (NBTI): Fysik, material, process och kretsproblem" ( PDF) .
JH Stathis och S Zafar, " The negative bias temperature instability in MOS devices: A review ", Microelectronics Reliability, vol 46, nr. 2, s. 278-286, februari 2006. doi : 10.1016/j.microrel.2005.08.001
M. Alam och S. Mahapatra, " A comprehensive model of PMOS NBTI degradation ", Microelectronics Reliability, vol. 45, nr. 1, s. 71–81, januari 2005. doi : 10.1016/j.microrel.2004.03.019