SmartSpice

SmartSpice är en kommersiell version av SPICE (Simulation Program with Integrated Circuit Emphasis) utvecklad av Silvaco . SmartSpice används för att designa komplexa analoga kretsar , analysera kritiska nät, karakterisera cellbibliotek och verifiera analoga mixed-signal designs. SmartSpice är kompatibel med populära analoga designflöden och gjuterilevererade enhetsmodeller. Den stöder en simuleringsmiljö för reducerat designutrymme. Bland dess användningsområden inom elektronikindustrin är Dynamic Timing Analysis.

Nyckelfunktioner

  • HSPICE -kompatibla nätlistor, modeller, analysfunktioner och resultat
  • Kan hantera upp till 400 000 aktiva enheter i 32-bitars och 8 miljoner aktiva enheter i 64-bitarsversion
  • Stöder flera trådar för parallell drift
  • Flera lösare och stegalgoritmer
  • Samling av kalibrerade SPICE-modeller för traditionella tekniker (bipolär, CMOS) och nya teknologier (t.ex. TFT, SOI, HBT, FRAM)
  • Ger en öppen modellutvecklingsmiljö och analog beteendefunktion med Verilog-A- alternativ
  • Stöder det analoga kadensflödet genom OASIS
  • Erbjuder en transient icke- Monte Carlo-metod för att simulera det transienta bruset i olinjära dynamiska kretsar

Transistormodeller som stöds

  • BJT/HBT: Gummel-Poon, Quasi-RC, VBIC, MEXTRAM, MODELLA, HiCUM
  • MOSFET: LEVEL 1, LEVEL 2, LEVEL 3, BSIM1, BSIM3, BSIM4, BSIM5, MOS 11, PSP, MOS 20, EKV , HiSIM, HVMOS
  • TFT: Amorf och polysilikon TFT-modeller: Berkeley, Leroux, RPI
  • SOI: Berkeley BSIM3SOI PD/DD/FD, UFS, LETISOI
  • MESFET: Statz, Curtice I & II, TriQuint
  • JFET: NIVÅ 1, NIVÅ 2
  • Diod: Berkeley, Fowler-Nordheim, Philips JUNCAP/Level 500
  • FRAM: Ramtron FCAP

Inmatningsformat som stöds

Berkeley SPICE nätlista, HSPICE nätlista, W-element RLGC matrisfiler, S-parameter modellfiler, Verilog-A och AMS, C/C++

Utdataformat som stöds

Rawfiler, utdatalistor, analysresultat, mätdata, vågformer (portabel över unix/windows-plattformar)

  1. ^ Chatterjee, Pallab. "Avrunda designhörn" . Chip Design Mag . Hämtad 2010-04-14 .
  2. ^   Thimmannagari, Chandra (2005). CPU-design: svar på vanliga frågor . Springer. s. 201 . ISBN 038723800X .
  3. ^ Marshall, Andrew; Natarajan, Sreedhar (2002). SOI Design . Springer. sid. 71.

externa länkar