SPARC T5

SPARC T5

Oracle SPARC T5
Allmän information
Lanserades	2013
Avvecklad	2017
Prestanda
Max. CPU klockfrekvens	3,6 GHz
Cache
L1 cache	16×(16+16) KB
L2 cache	16×128 KB
L3 cache	8 MB
Arkitektur och klassificering
Tekniknod	28 nm
Instruktionsuppsättning	SPARC V9
Fysiska specifikationer
Kärnor	16
Produkter, modeller, varianter
Kärnnamn	S3
Historia
Företrädare	SPARC T4
Efterträdare	SPARC M7

SPARC T5 är den femte generationens flerkärniga mikroprocessor i Oracles SPARC T-seriefamilj . Den presenterades för första gången på Hot Chips 24 i augusti 2012 och introducerades officiellt med Oracle SPARC T5-servrarna i mars 2013. Processorn är designad för att erbjuda hög multitrådad prestanda (16 kärnor per chip, med 8 trådar per kärna). lika hög enkelgängad prestanda från samma chip.

Processorn använder samma SPARC S3-kärndesign som sin föregångare, SPARC T4- processorn, men är implementerad i en 28 nm-process och körs på 3,6 GHz. S3-kärnan är en kärna med dubbla problem som använder dynamisk trådning och körning i oordning , innehåller en flyttalsenhet , en dedikerad kryptografisk enhet per kärna.

Den 64-bitars SPARC version 9-baserade processorn har 16 kärnor som stöder upp till 128 trådar per processor, och skalar upp till 1 024 trådar i ett system med 8 sockets . Andra ändringar inkluderar stöd för PCIe version 3.0 och ett nytt cachekoherensprotokoll.

SPARC T4, T5 och T7/M7 jämfördes

Det här diagrammet visar några skillnader mellan T5- och T4-processorchips.

Processor	SPARC T4	SPARC T5	T7 / M7
Max chips per system	4	8	16
Kärnor per chip	8	16	32
Max gängor per chip	64	128	256
Frekvens	2,85–3,0 GHz	3,6 GHz	4,13 GHz
Delad nivå 3-cache	4 MB	8 MB	64 MB
MCU per chip	2	4	4
Överföringshastighet per MCU	6,4 Gbit/s	12,8 Gbit/s
Processteknik	40 nm	28 nm	20 nm
Formstorlek _	403 mm 2	478 mm 2
PCIe-version	2.0	3.0	3.0

SPARC T5 introducerar också en ny strömhanteringsfunktion som består av hårdvarustöd i processorn och mjukvaran som låter systemadministratören använda funktionen. Användare väljer policyn hur systemet reagerar på övertemperatur och överström. Policyn för dynamisk spännings- och frekvensskalning (alias DVFS) kan ställas in för att bibehålla toppfrekvensen eller för att avväga mellan prestanda och strömförbrukning.

SPARC T5 i system

SPARC T5-processorn används i Oracles ingångs- och medelstora SPARC T5-2-, T5-4- och T5-8-servrar . Alla servrar använder samma processorfrekvens, antal kärnor per chip och cache-konfiguration.

T5-processorn inkluderar ett gränsöverskridande nätverk som ansluter de 16 kärnorna med L2-cachen till den delade L3-cachen. Flerprocessorcachekoherens upprätthålls med hjälp av ett katalogbaserat protokoll . Designen skalar upp till åtta uttag utan extra kisel ( limfritt ). Det snoopingbaserade protokollet som används i SPARC T4-system ersattes för att minska minneslatens och minska koherensbandbreddsförbrukningen.