Teraflops Research Chip

Teraflops Research Chip
Allmän information
Lanserades	2006
Designad av	Intel Tera-Scale Computing Research Program
Prestanda
Max. CPU klockfrekvens	5,67 GHz
Databredd	38-bitars
Arkitektur och klassificering
Instruktioner	96-bitars VLIW
Fysiska specifikationer
Transistorer	100 000 000;
Kärnor	80;
Uttag	anpassad 1248-stifts LGA (343 signalstift);
Historia
Efterträdare	Xeon Phi

Intel Teraflops Research Chip ( kodnamnet Polaris ) är en forskningsprocessor med många kärnor som innehåller 80 kärnor , som använder en nätverk-på-chip- arkitektur, utvecklad av Intels Tera-Scale Computing Research Program. Den tillverkades med en 65 nm CMOS -process med åtta lager av kopparkoppling och innehåller 100 miljoner transistorer på en 275 mm ² dyna . Dess designmål var att demonstrera en modulär arkitektur som klarar en uthållig prestanda på 1,0 TFLOPS samtidigt som den avger mindre än 100 W. Forskning från projektet införlivades senare i Xeon Phi . Den tekniska ledaren för projektet var Sriram R. Vangal.

Processorn presenterades ursprungligen på Intel Developer Forum den 26 september 2006 och tillkännagavs officiellt den 11 februari 2007. Ett fungerande chip presenterades vid 2007 IEEE International Solid-State Circuits Conference, tillsammans med tekniska specifikationer.

Arkitektur

Chipet består av ett 10x8 2D mesh-nätverk av kärnor och arbetar nominellt på 4 GHz. Varje kärna, som kallas en bricka (3 mm ² ), innehåller en bearbetningsmotor och en 5-portars maskhålsswitchad router (0,34 mm ² ) med mesokrona gränssnitt, med en bandbredd på 80 GB/s och latens på 1,25 ns vid 4 GHz . Bearbetningsmotorn i varje bricka innehåller två oberoende, 9-stegs pipeline , enkelprecisions flyttals- multiplyackumulatorenheter (FPMAC), 3 KB enkelcykelinstruktionsminne och 2 KB dataminne. Varje FPMAC-enhet kan utföra 2 flyttalsoperationer med en precision per cykel . Varje bricka har alltså en uppskattad toppprestanda på 16 GFLOPS vid standardkonfigurationen 4 GHz. Ett 96-bitars mycket långt instruktionsord (VLIW) kodar upp till åtta operationer per cykel. Den anpassade instruktionsuppsättningen innehåller instruktioner för att skicka och ta emot paket till/från chipets nätverk samt instruktioner för att sova och väcka en viss bricka. Under varje bricka var en 256 KB SRAM- modul (kodnamnet Freya ) 3D staplade , vilket förde minnet närmare processorn för att öka den totala minnesbandbredden till 1 TB/s, på bekostnad av högre kostnader, termisk stress och latens, och en liten total kapacitet på 20 MB. Nätverket av Polaris visades ha en bisektionsbandbredd på 1,6 Tbit/s vid 3,16 GHz och 2,92 Tbit/s vid 5,67 GHz.

Teraflops Research Chips kakeldiagram.

Andra framträdande egenskaper hos Teraflops Research-chipet inkluderar dess finkorniga strömhantering med 21 oberoende sömnområden på en kakel och dynamisk kakelsömn, och mycket hög energieffektivitet med 27 GFLOPS/W teoretisk topp vid 0,6 V och 19,4 GFLOPS/W faktisk för stencil vid 0,75 V.

Instruktionstyper och deras latens
Instruktionstyp	Latens (cykler)
FPMAC	9
LADDA/LAGA	2
SKICKA TA EMOT	2
HOPPA/GREEN	1
STALL/WFD	?
SOVA VAKNA	6

Applikationsprestanda för Teraflops Research Chip
Ansökan	$FLOP$ räknas	${\text{TFLOPS}}_{avg}$	$\%{\text{TFLOPS}}_{peak}$	Aktiva plattor
Stencil	358K	1.00	73,3 %	80
SGEMM: Matrismultiplikation	2,63 miljoner	0,51	37,5 %	80
Kalkylblad	64,2K	0,45	33,2 %	80
2D FFT	196K	0,02	2,73 %	64

Experimentella resultat av Teraflops Research Chip
$V_{CC}$	$f_{max}$	${\text{TFLOPS}}_{peak}$	Kraft	$T$
0,60 V	1,0 GHz	0,32 TFLOPS	11 W	110°C
0,675 V	1,0 GHz	0,32 TFLOPS	15,6 W	80°C
0,70 V	1,5 GHz	0,48 TFLOPS	25 W	110°C
0,70 V	1,35 GHz	0,43 TFLOPS	18 W	80°C
0,75 V	1,6 GHz	0,51 TFLOPS	21 W	80°C
0,80 V	2,1 GHz	0,67 TFLOPS	42 W	110°C
0,80 V	2,0 GHz	0,64 TFLOPS	26 W	80°C
0,85 V	2,4 GHz	0,77 TFLOPS	32 W	80°C
0,90 V	2,6 GHz	0,83 TFLOPS	70 W	110°C
0,90 V	2,85 GHz	0,91 TFLOPS	45 W	80°C
0,95 V	3,16 GHz	1.0 TFLOPS	62 W	80°C
1,00 V	3,13 GHz	1.0 TFLOPS	98 W	110°C
1,00 V	3,8 GHz	1.22 TFLOPS	78 W	80°C
1,05 V	4,2 GHz	1,34 TFLOPS	82 W	80°C
1,10 V	3,5 GHz	1.12 TFLOPS	135 W	110°C
1,10 V	4,5 GHz	1,44 TFLOPS	105 W	80°C
1,15 V	4,8 GHz	1,54 TFLOPS	128 W	80°C
1,20 V	4,0 GHz	1,28 TFLOPS	181 W	110°C
1,20 V	5,1 GHz	1,63 TFLOPS	152 W	80°C
1,25 V	5,3 GHz	1,70 TFLOPS	165 W	80°C
1,30 V	4,4 GHz	1,39 TFLOPS	?	110°C
1,30 V	5,5 GHz	1,76 TFLOPS	210 W	80°C
1,35 V	5,67 GHz	1,81 TFLOPS	230 W	80°C
1,40 V	4,8 GHz	1,52 TFLOPS	?	110°C

frågor

Intel syftade till att hjälpa mjukvaruutveckling för den nya exotiska arkitekturen genom att skapa en ny programmeringsmodell , speciellt för chippet, kallad Ct . Modellen fick aldrig det som Intel hoppats på och har så småningom införlivats i Intel Array Building Blocks, ett numera nedlagt C++-bibliotek.

Se även

Anteckningar