Minnesrankning
En minnesrankning är en uppsättning DRAM- chips anslutna till samma chip select , som därför nås samtidigt. I praktiken delar alla DRAM -chips alla andra kommando- och styrsignaler, och endast chipvalsstiften för varje rank är separata (datastiften delas över raden).
Detaljer
Termen rank skapades och definierades av JEDEC , minnesindustrins standardgrupp. På en DDR- , DDR2- eller DDR3 -minnesmodul har varje rank en 64-bitars bred databuss (72 bitar bred på DIMM som stöder ECC ). Antalet fysiska DRAMs beror på deras individuella bredd. Till exempel skulle en rangordning på ×8 (8-bitars breda) DRAM-minnen bestå av åtta fysiska chips (nio om ECC stöds), men en rangordning på ×4 (4-bitars breda) DRAMs skulle bestå av 16 fysiska chips (18 , om ECC stöds). Flera rankningar kan samexistera på en enda DIMM, och moderna DIMM-moduler kan bestå av en rank (enkel rank), två rank (dubbel rank), fyra rank (quad rank) eller åtta ranks (oktal rank). [ citat behövs ]
Det är bara en liten skillnad mellan en dubbelrankad UDIMM och två enkelrankade UDIMM i samma minneskanal, förutom att DRAM-minnen finns på olika PCB . De elektriska anslutningarna mellan minneskontrollern och DRAM-minnena är nästan identiska (med eventuellt undantag för vilka chipval som går till vilka led). Att öka antalet rankningar per DIMM syftar främst till att öka minnestätheten per kanal. För många rankningar i kanalen kan orsaka överbelastning och minska kanalens hastighet. Vissa minneskontroller har också ett maximalt antal rank som stöds. DRAM-belastningen på kommando-/adressbussen (CA) kan minskas genom att använda registrerat minne . [ citat behövs ]
Föregående med termen rang (ibland även kallad rad ) är användningen av enkelsidiga och dubbelsidiga moduler , speciellt med SIMMs . Medan oftast antalet sidor som användes för att bära RAM-chips motsvarade antalet rangordnar, ibland gjorde de det inte. Detta kan leda till förvirring och tekniska problem.
Prestanda för flera rankmoduler
Det finns flera effekter att överväga när det gäller minnesprestanda i multi-rank konfigurationer:
- Multi-rank moduler tillåter flera öppna DRAM-sidor (rad) i varje rang (vanligtvis åtta sidor per rang). Detta ökar möjligheten att få en träff på en redan öppen radadress. Den prestandavinst som kan uppnås beror i hög grad på applikationen och minnesstyrenhetens förmåga att dra nytta av öppna sidor. [ citat behövs ]
- Multi-rank moduler har högre belastning på databussen (och på obuffrade DIMMs även CA-bussen). Därför kan hastigheten minskas om fler än DIMMS med dubbla rankningar är anslutna i en kanal. [ citat behövs ]
- Med förbehåll för vissa begränsningar kan rankningar nås oberoende, men inte samtidigt eftersom datalinjerna fortfarande delas mellan rankningar på en kanal. Till exempel kan styrenheten skicka skrivdata till en rang medan den väntar på läsdata som tidigare valts från en annan rang. Medan skrivdata konsumeras från databussen kan den andra rangen utföra läsrelaterade operationer såsom aktivering av en rad eller intern överföring av data till utgångsdrivrutinerna. När väl CA-bussen är fri från brus från den tidigare läsningen, kan DRAM-minnet driva ut läsdata. Styrning av interfolierade åtkomster på detta sätt görs av minnesstyrenheten. [ citat behövs ]
- Det finns en liten prestandaminskning för system med flera nivåer eftersom de kräver vissa pipeline-stopp mellan åtkomst till olika rangordningar. För två rankningar på en enda DIMM kanske det inte ens krävs, men den här parametern programmeras ofta oberoende av rankplatsen i systemet (om den finns på samma DIMM eller olika DIMM). Ändå är detta rörledningsstopp försumbart jämfört med de tidigare nämnda effekterna. [ citat behövs ]