LVCMOS

Lågspänningskomplementär metalloxidhalvledare ( LVCMOS ) är en lågspänningsklass av digitala integrerade kretsar med CMOS -teknik .

Översikt

För att få bättre prestanda och lägre kostnader minskar halvledartillverkare enhetsgeometrierna hos integrerade kretsar. Med varje sänkning måste också den tillhörande driftspänningen reduceras för att bibehålla samma grundläggande funktionsegenskaper hos transistorerna. I takt med att halvledarteknologin har utvecklats har LVCMOS strömförsörjningsspänning och gränssnittsstandarder för minskande spänningar definierats av Joint Electron Device Engineering Council ( JEDEC ) för digitala logiska nivåer lägre än 5 volt .

Logiska volt	Tolerans Volt	Toleransprocent _	Referenser och anteckningar
5,0 V	+/-0,5 V	+/-10,0 %	TTL- logik, inte LVCMOS
3,3 V	+/-0,3 V	+/-9,09 %	JESD8C.01
2,5 V	+/-0,2 V	+/-8,00 %	JESD8-5A.01 JESD80
1,8 V	+/-0,15 V	+/-8,33 %	JESD8-7A JESD76
1,5 V	+/-0,1 V	+/-8,33 %	JESD8-11A.01 JESD76-3
1,2 V	+/-0,1 V	+/-8,33 %	JESD8-12A.01 JESD76-2
1,0 V	+/-0,1 V	+/-8,33 %	JESD8-14A.01
0,9 V	+/-0,045 V	+/-5,00 %
0,8 V	+/-0,04 V	+/-5,00 %
0,7 V	+/-0,05 V	+/-7,14 %