Lås upp

Inom elektronik är en latch-up en typ av kortslutning som kan uppstå i en integrerad krets (IC). Mer specifikt är det det oavsiktliga skapandet av en lågimpedansväg mellan strömförsörjningsskenorna i en MOSFET- krets, vilket utlöser en parasitisk struktur som stör delens korrekta funktion, vilket kanske till och med leder till dess förstörelse på grund av överström . En strömcykel krävs för att korrigera denna situation.

Den parasitära strukturen är vanligtvis ekvivalent med en tyristor (eller SCR ), en PNPN- struktur som fungerar som en PNP och en NPN- transistor staplade bredvid varandra. Under en latch-up när en av transistorerna leder, börjar den andra också leda. De håller båda varandra i mättnad så länge som strukturen är framåtriktad och en del ström flyter genom den - vilket vanligtvis betyder fram till ett strömavbrott. SCR-parasitstrukturen är bildad som en del av totempol-PMOS- och NMOS-transistorparet på grindarnas utgångsdrivenheter.

Spärrningen behöver inte ske mellan kraftskenorna - det kan ske var som helst där den nödvändiga parasitstrukturen finns. En vanlig orsak till låsning är en positiv eller negativ spänningsspets på ett ingångs- eller utgångsstift på ett digitalt chip som överstiger skenspänningen med mer än ett diodfall. En annan orsak är att matningsspänningen överskrider den absoluta maximala nominella, ofta från en transient spik i strömförsörjningen. Det leder till ett sammanbrott av en intern korsning . Detta händer ofta i kretsar som använder flera matningsspänningar som inte kommer upp i den erforderliga sekvensen vid uppstart, vilket leder till spänningar på dataledningar som överstiger ingångsvärdet för delar som ännu inte har nått en nominell matningsspänning. Lach-ups kan också orsakas av en elektrostatisk urladdning .

Inbyggda bipolära kopplingstransistorer i CMOS-tekniken

En annan vanlig orsak till låsningar är joniserande strålning, vilket gör detta till ett betydande problem i elektroniska produkter som är designade för applikationer i rymden (eller mycket hög höjd). En singelhändelselåsning är en låsning som orsakas av en singelhändelseupprörd , typiskt tunga joner eller protoner från kosmiska strålar eller solflammor. Single-event latchup (SEL) kan helt elimineras genom flera tillverkningstekniker, som en del av strålningshärdningen .

Högeffekts mikrovågsstörningar kan också utlösa spärr.

Både CMOS-integrerade kretsar och TTL-integrerade kretsar är mer känsliga för låsning vid högre temperaturer.

CMOS-spärr

Motsvarande krets för CMOS-låsning

Alla CMOS IC:er har latch-up-vägar, men det finns flera designtekniker som minskar känsligheten för latch-up.

Inom CMOS-teknik finns det ett antal inbyggda bipolära kopplingstransistorer. I CMOS-processer kan dessa transistorer skapa problem när kombinationen av n-brunn/p-brunn och substrat resulterar i bildandet av parasitiska npnp-strukturer. Att trigga dessa tyristorliknande enheter leder till en kortslutning av Vdd- och GND-linjerna, vilket vanligtvis resulterar i förstörelse av chipet, eller ett systemfel som endast kan lösas genom avstängning.

Betrakta n-brunnsstrukturen i den första figuren. npnp-strukturen bildas av källan för NMOS, p-substratet, n-brunnen och källan för PMOS. En kretsekvivalent visas också. När en av de två bipolära transistorerna blir framåtspänd (på grund av ström som flyter genom brunnen eller substratet), matar den basen av den andra transistorn. Denna positiva återkoppling ökar strömmen tills kretsen går sönder eller brinner ut.

Uppfinningen av den nu industristandardtekniken för att förhindra CMOS-låsning gjordes av Hughes Aircraft Company 1977.

Förhindrar låsning

Det är möjligt att designa chips så att de är resistenta mot låsning genom att lägga till ett lager av isolerande oxid (kallad en trench ) som omger både NMOS- och PMOS-transistorerna. Detta bryter den parasitiska kiselstyrda likriktarstrukturen (SCR) mellan dessa transistorer. Sådana delar är viktiga i de fall där korrekt sekvensering av ström och signaler inte kan garanteras, såsom hot swap- enheter.

Enheter tillverkade i lätt dopade epitaxiella lager odlade på kraftigt dopade substrat är också mindre känsliga för låsning. Det kraftigt dopade lagret fungerar som en strömsänka där överflödiga minoritetsbärare snabbt kan kombineras igen.

De flesta kisel-på-isolator- enheter är i sig låsningsbeständiga. Latch-up är den låga resistansanslutningen mellan badkaret ^{[ förtydligande behövs ]} och strömförsörjningsskenor.

Också för att undvika spärren, sätts en separat uttagsanslutning för varje transistor. Men detta kommer att öka storleken på enheten så fabs ger ett minimalt utrymme för att sätta en kran, till exempel 10 μm i 130 nm-teknik. ^{[ förtydligande behövs ]}

Testar för låsning

Se EIA / JEDEC STANDARD IC Latch-Up Test EIA/JESD78. Denna standard refereras ofta till i IC- kvalifikationsspecifikationer .

externa länkar