Fysisk verifiering

Fysisk verifiering är en process där en design av integrerad kretslayout (IC-layout) verifieras via EDA-programvaruverktyg för att säkerställa korrekt elektrisk och logisk funktionalitet och tillverkningsbarhet. Verifiering innefattar designregelkontroll (DRC), layout kontra schematisk (LVS), XOR (exklusiv OR), antennkontroller och elektrisk regelkontroll (ERC).

Design Rule Check (DRC)

Huvudartikel: Kontroll av designregler

DRC verifierar att layouten uppfyller alla tekniska begränsningar. DRC verifierar också skiktdensiteten för kemisk-mekanisk polering (CMP).

Layout versus Schematic (LVS)

Huvudartikel: Layout Versus Schematic

LVS verifierar designens funktionalitet. Från layouten härleds en nätlista och jämförs med den ursprungliga nätlistan framställd från logisk syntes eller kretsdesign.

XOR-kontroll

Denna kontroll körs vanligtvis efter ett metallsnurr, där den ursprungliga och modifierade databasen jämförs. Detta görs för att bekräfta att de önskade ändringarna har gjorts och att inga oönskade ändringar har gjorts av misstag. Detta steg innebär att jämföra de två layoutdatabaserna/GDS genom XOR-drift av layoutgeometrierna. Denna kontroll resulterar i en databas som har alla felaktiga geometrier i båda layouterna.

Antennkontroll

Antennen är i grunden en metallkoppling, dvs en ledare som polykisel eller metall, som inte är elektriskt ansluten till kisel eller jordad, under bearbetningsstegen för skivan. Under tillverkningsprocessen kan laddningsackumulering uppstå på antennen under vissa tillverkningssteg som plasmaetsning, som använder starkt joniserat material för att etsa. Om kopplingen till kisel inte finns, kan laddningar byggas upp på sammankopplingen till den punkt där snabb urladdning sker och permanent fysisk skada resulterar i tunn transistor-gateoxid. Detta snabba och destruktiva fenomen är känt som antenneffekten . Antennfel kan åtgärdas genom att lägga till en liten antenndiod för att säkert ladda ur noden eller dela antennen genom att dirigera upp till ett annat metallskikt och sedan ner igen.

Antennförhållandet definieras som förhållandet mellan den fysiska arean av ledarna som utgör antennen och den totala gateoxidarean till vilken antennen är elektriskt ansluten.

Elektrisk regelkontroll (ERC)

ERC verifierar korrektheten av ström- och jordanslutningar, och att signalövergångstider (slw), kapacitiva belastningar och fanouts är lämpligt begränsade. Detta kan inkludera kontroll efter

• Brunns- och substratområden för korrekta kontakter och avstånd och säkerställer därmed korrekta ström- och jordanslutningar
• Oanslutna ingångar eller kortslutna utgångar.

Grindar bör inte anslutas direkt till försörjning; anslutning bör endast ske via TIE hög/låg celler. ASIC: s normala driftsförhållanden, så de kan ge många falska varningar på ASIC:er med flera eller negativa strömförsörjningar. De kan också kontrollera strukturer som är känsliga för elektrostatisk urladdning (ESD) skada.

Vidare läsning

•   Clein, D. (2000). CMOS IC-layout . Newnes. ISBN 0-7506-7194-7
•   Kahng, A. (2011). VLSI Physical Design: From Graph Partitioning to Timing Closure , ISBN 978-90-481-9590-9 , doi : 10.1007/978-90-481-9591-6