Frekvensdelare

En frekvensdelare , även kallad klockdelare eller skalare eller förskalare , är en krets som tar en insignal av en frekvens , $f_{in}$ , och genererar en utsignal med en frekvens:

f_{out}={\frac {f_{in}}{n}}

där $n$ är ett heltal. Faslåsta slingfrekvenssyntetisatorer använder sig av frekvensdelare för att generera en frekvens som är en multipel av en referensfrekvens. Frekvensdelare kan implementeras för både analoga och digitala applikationer.

Analog

Analoga frekvensdelare är mindre vanliga och används endast vid mycket höga frekvenser. Digitala avdelare implementerade i modern IC-teknik kan fungera upp till tiotals GHz. ^{[ citat behövs ]}

Regenerativ

En regenerativ frekvensdelare, även känd som en Miller frekvensdelare, blandar insignalen med återkopplingssignalen från mixern.

Återkopplingssignalen är $f_{in}/2$ . Detta ger summa- och skillnadsfrekvenser $f_{in}/2$ , $3f_{in}/2$ vid mixerns utgång. Ett lågpassfilter tar bort den högre frekvensen och $f_{in}/2$ -frekvensen förstärks och matas tillbaka till mixern.

Insprutningslåst

En frigående oscillator som har en liten mängd av en högre frekvenssignal matad till sig kommer att tendera att svänga i takt med insignalen. Sådana frekvensdelare var väsentliga i utvecklingen av tv .

Den fungerar på samma sätt som en insprutningslåst oscillator . I en injektionslåst frekvensdelare är frekvensen för insignalen en multipel (eller bråkdel) av oscillatorns frigående frekvens. Även om dessa frekvensdelare tenderar att ha lägre effekt än bredbandsstatiska (eller flip-flop-baserade) frekvensdelare, är nackdelen deras låga låsningsområde. ILFD-låsningsområdet är omvänt proportionellt mot kvalitetsfaktorn (Q) för oscillatortanken. I integrerade kretskonstruktioner gör detta en ILFD känslig för processvariationer. Försiktighet måste iakttas för att säkerställa att avstämningsområdet för drivkretsen (till exempel en spänningsstyrd oscillator) måste falla inom ILFD:s ingångslåsningsområde.

Digital

En animering av en frekvensdelare implementerad med D flip-flops, som räknar från 0 till 7 i binär

För power-of-2 heltalsdelning kan en enkel binär räknare användas, klockad av insignalen. Den minst signifikanta utgångsbiten alternerar med 1/2 av ingångsklockans hastighet, nästa bit med 1/4 takt, den tredje biten med 1/8 takt, etc. Ett arrangemang av flipflops är en klassisk metod för heltal -n division. Sådan uppdelning är frekvens och fas koherent till källan över miljövariationer inklusive temperatur. Den enklaste konfigurationen är en serie där varje flip-flop är en dividera-med-2. För en serie om tre av dessa skulle ett sådant system vara en dividera med-8. Genom att lägga till ytterligare logiska grindar till kedjan av flip-flops kan andra divisionsförhållanden erhållas. Integrerade kretslogikfamiljer kan tillhandahålla en enda chiplösning för vissa vanliga divisionsförhållanden.

En annan populär krets för att dela en digital signal med en jämn heltalsmultipel är en Johnson-räknare . Detta är en typ av skiftregisternätverk som klockas av insignalen. Det sista registrets kompletterade utgång matas tillbaka till det första registrets ingång. Utsignalen härleds från en eller flera av registerutgångarna. Till exempel kan en dividera-med-6-delare konstrueras med en 3-register Johnson-räknare. De sex giltiga värdena för räknaren är 000, 100, 110, 111, 011 och 001. Detta mönster upprepas varje gång nätverket klockas av insignalen. Utsignalen från varje register är af/6 fyrkantvåg med 120° fasförskjutning mellan registren. Ytterligare register kan läggas till för att ge ytterligare heltalsdelare.

Blandad signal

( Klassificering: asynkron sekventiell logik ) Ett arrangemang av D flip-flops är en klassisk metod för heltals-n division. Sådan uppdelning är frekvens och fas koherent till källan över miljövariationer inklusive temperatur. Den enklaste konfigurationen är en serie där varje D flip-flop är en dividera-med-2. För en serie om tre av dessa skulle ett sådant system vara en dividera med-8. Mer komplicerade konfigurationer har hittats som genererar udda faktorer som dividera med 5. Klassiska standardchips som implementerar denna eller liknande frekvensdelningsfunktioner inkluderar 7456, 7457, 74292 och 74294. (se listan över 7400-serien och listan över 4000-seriens logikchips)

Fraktionell-n syntes

En bråk-n-frekvenssyntes kan konstrueras med två heltalsdelare, en dividera-med-n och en divide-by-(n + 1) frekvensdelare. Med en modulstyrenhet växlas n mellan de två värdena så att VCO alternerar mellan en låst frekvens och den andra. VCO:n stabiliseras vid en frekvens som är tidsgenomsnittet för de två låsta frekvenserna. Genom att variera den procentandel av tiden som frekvensdelaren tillbringar vid de två delarvärdena, kan frekvensen för den låsta VCO:n väljas med mycket fin granularitet.

Delta-sigma

Om sekvensen att dividera med n och dividera med (n + 1) är periodisk, uppträder falska signaler vid VCO-utgången förutom den önskade frekvensen. Delta-sigma bråkdelar-n-delare övervinner detta problem genom att slumpvisa urvalet av n och (n + 1), samtidigt som de tidsgenomsnittliga förhållandena bibehålls.

Se även

Faslåst slinga
Prescaler
Pulssväljningsräknare och pulssväljningsdelare

^ RL Miller (1939). "Fraktionella frekvensgeneratorer som använder regenerativ modulering". IRE:s förfaranden . 27 (7): 446–457. doi : 10.1109/JRPROC.1939.228513 .

externa länkar

[1] RL Miller (1939). "Fraktionella frekvensgeneratorer som använder regenerativ modulering". IRE:s förfaranden . 27 (7): 446–457. doi : 10.1109/JRPROC.1939.228513 .