Altos Design Automation
| Typ | Privat |
|---|---|
| Grundad | 1 januari 2005
|
| Öde | Förvärvad (10 maj 2011) |
| Efterträdare | Kadensdesignsystem |
| Huvudkontor | San Jose, Kalifornien , USA |
Nyckelpersoner |
Jim McCanny, VD och medgrundare Ken Tseng, CTO och medgrundare Kevin Chou, VP R&D och medgrundare Wenkung Chu, R&D Architech och medgrundare |
| Hemsida |
Altos Design Automation, Inc. var ett mjukvaruföretag för elektronisk designautomation . Altos utvecklade och marknadsförde verktyg för karakterisering av cell- och halvledarintellektuell egendom (IP) som skapade biblioteksvyer för timing, signalintegritet och effektanalys och optimering. Altos-verktygen var helt automatiserade och företaget hävdade att dess verktyg är extremt snabba. Altos-verktygen användes av ingenjörer som använde både hörnbaserade och statistiskt baserade designimplementeringsflöden för att minska tiden till marknaden och förbättra avkastningen.
Altos grundades i januari 2005 i Santa Clara, Kalifornien av tidigare anställda på Cadence Design Systems. Alla medlemmar i teamet arbetade på CadMOS där de ansvarade för utvecklingen av analysverktyg för signalintegritet för digitala IC-designers på både cell- och transistornivå. I maj 2011 förvärvades Altos av Cadence.
Produkter
Variety skapar statistiska timingcellmodeller som representerar den icke-linjära effekten av valfritt antal systematiska och slumpmässiga parametervariationer. All bibliotekstidsdata karakteriseras för variation inklusive fördröjningar, övergångar, tidsbegränsningar och stiftkapacitanser. Variety genererar statistiska statiska tidsanalysmodeller (SSTA) för ett antal kommersiella SSTA-produkter från en enda karakteriseringskörning.
Liberate är ett automatiserat bibliotekskarakteriseringsverktyg för standardceller och I/O:er som betjänar befintliga statiska tidsanalysatorer . Liberate tar in en Spice-netlist och Spice-underkretsar och genererar automatiskt ett karakteriserat cellbibliotek. Den stöder både Composite Current Source (CCS)-modell med stöd av Synopsys och Effective Current Source Model (ECSM) med stöd av Cadence Design Systems.
Fotnoter
- ^ "Statistisk timing får modelleringsboost" , EE Times , 2007-01-15.
- ^ "Karakteriseringsverktyg hjälper till att skapa SSTA-bibliotek" Arkiverad 2007-02-02 på Wayback Machine , EDN , 2007-01-15.
- ^ "Statistisk tidtagningsvarv för 45-nm-eran", EE Times , 2006-07-03.
- ^ "Altos Targets Statistical Timing Models" Arkiverad 2012-07-24 på archive.today , Electronic News , 2006-07-03.
- ^ Cadence förvärvar Altos Design Automation
- "Fireside Chat: Rick Lucier och Jim McCanny", EDACafe , 2008-01-28.
- "Den "obekväma sanningen" om statistisk design" , SCDsource , 2007-12-05.
- "Var är värdet i DFM? D eller M?" , Chip Design , 2007-03-01.
- "Altos stänger $1,5 miljoner, signerar Jim Hogan", EE Times , 2007-01-05.
- "Firms partner on standard statistical analysis library format" , EE Times , 2006-07-25.
- "Vad är hett på DAC?" , EE Times , 2006-07-17.
- "Startup to 'Liberate'-bibliotekskarakterisering" , EE Times , 2006-07-03.