Överbryggande fel

Inom elektronikteknik består ett överbryggningsfel av två signaler som är kopplade när de inte borde vara det. Beroende på vilken logikkrets som används kan detta resultera i en trådbunden-ELLER- eller trådbunden-AND- logikfunktion. Eftersom det finns O(n^2) potentiella överbryggningsfel, är de normalt begränsade till signaler som är fysiskt intilliggande i konstruktionen.

Modelleringsbrofel

Att brygga till VDD eller Vss är likvärdigt med fast vid felmodell. Traditionellt överbryggade signaler modellerades med logik OCH eller ELLER för signaler. Om en förare dominerar den andra föraren i en överbryggningssituation, tvingar den dominanta föraren logiken till den andra, i så fall används ett dominant överbryggningsfel . För att bättre återspegla verkligheten hos CMOS VLSI-enheter används en dominant AND eller dominant ELLER överbryggande felmodell där dominant drivrutin behåller sitt värde, medan det andra signalvärdet är resultatet av OCH (eller ELLER) av dess eget värde med den dominerande drivrutinen .

• "Bridging Fault Model" från Test and Diagnosis for Small-Delay Defects
• "Bridging Fault" från Integrated circuit test engineering: modern teknik
• "En överbryggande felmodell där oupptäckbara fel innebär logisk redundans" från Design Automation and Test in Europe